以.18製程下去劃~90奈米所出現的錯誤

ziv0819

不知道有沒有大大可以幫我解決的！
因為沒有製程說明書~
而且之前畫.18都正常！
5 Y# h0 v, J* [" A6 C# ?0 B" }. M用同樣的方式加大元件距離還是出現了一堆錯誤！
想請大大幫忙一下到底如何解除這些錯誤！
  M1 ^# D7 K- I  }/ ?; K, X9 Y8 j謝謝大大了感恩！

crystal_blue

Layout時所需的工具:
& N' L. X; X! E: F2 a
1.layout tool
2.Design rule (跟process 有關)
: n0 B2 ?5 d/ a9 r- }) o6 r1 m( r3.technology file (跟layer 設定有關)
( H" V( V5 Q! a& f4 A; z9 B4 B1 Z4.LVS/DRC command file (跟layout 驗証有關)

狀況一:
$ v2 k# ]  f- L0 p1 e不知道你的問題是出在哪個部份，聽起來像是用process 0.18um的工具去畫0.09um的東西
  [0 W6 h2 T  Z& C
因為你沒有你需要的90奈米的2. 跟 4. 項 所以無法去確定你畫出來的是否是你需要的size，因
# T5 f/ I) r! m& j* [4 m0 z' z
' V3 F+ i: ~* `4 m為驗証一定會錯誤。
# d" V" H5 M$ R" o
5 M, \' }# S! X$ Q4 ?  |# V狀況二:
; }2 d. ?: u3 x& D  h2 _, U: k
* G. Q. c/ t  x6 f- r如果你有第2跟第4項的工具，但是是用0.18um的第3項，就可能發生layer用錯的情況，因
# e% u9 o4 r# r/ p4 I2 V0 Z
9 {9 ^1 u) e1 ^, @6 w7 m, l1 w, H$ J0 |' z為依據各家晶元廠的設計不同，所使用的第3項也不同，即使是同一家在不同的製程上layer

& m2 O6 S; {: E的訂義也會有所出入，此時你就要使用layer mapping file 來去做layer轉換，使你的

LVS/DRC command file能夠去認到對應的層。
5 `+ k% R' d8 R# ]
Layout 要正確，最好備齊所需的工具。

motofatfat

把錯誤訊息貼出來看看
, ~) q) [& r3 g# e- D才知係瞎密錯誤
4 R" U3 @+ {, I+ S  T1 F, @9 t通常是 cont via 大小 不同
3 K8 q) a/ b5 Z! p6 }& r7 @% B# B大 metal 的 space 要比較大 等等