Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 25642|回復: 6
打印 上一主題 下一主題

[問題求助] 關於偏壓電路

[複製鏈接]
跳轉到指定樓層
1#
發表於 2011-1-4 10:14:43 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
小弟想請問是有關於op bias的電路
- f: ^: w5 o  h! ^, w* a
4 T1 z( Z- x: P+ Q; R各位前輩有什麼訣竅嘛?
. O( X0 K8 |$ n) a* J) Z- G. \  l0 E  X3 w/ N; W$ B: x6 Q
畢竟很多偏壓電路 一開始不知道想採用哪一種
/ A) W5 e$ X2 \, D5 N
9 B2 @+ G" A9 H! T! B能請各位推薦書(最好是有說設計的步驟)或是一些起手的想法
! {: ^7 K$ c+ p3 B9 I! P" n
* P1 n$ u# Z( S$ j2 @小弟我不想只照著學長的例子直接拿來用
' w+ W; [  }# S
9 G  g; g+ }: A8 |8 n8 Y因為感覺那不會成為自己的東西!!
) s' ?3 L; f8 k/ v* A4 _0 j& ?! I. M7 d) U+ C# p
感謝~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
7#
發表於 2011-1-11 11:17:44 | 只看該作者
建議你去看CMOS Circuit Design - Layout and Simulation  R. Baker 這本書的23章
* Y3 f% `) V) d4 i2 z& s9 _& c* C4 J9 ]8 O! l. O
裡面有幾個基本偏壓電路4 k' o3 ]' }. i! @' Y# K/ m; z% E

" z0 X2 }4 e$ n. T6 p也許對你有幫助
6#
發表於 2011-1-11 09:49:50 | 只看該作者
你應該先搞清楚 "pmos最上面那個的gate拉到下面一個pmos的drain" 跟 "拉到最下面pmos的drain"
) ]- s  N0 ]8 f& `% A的差異跟目的是什麼?
$ M8 m+ V! Y, q- M  E還有你的OP疊接這麼多MOS的目的是什麼? 需要六個偏壓點?* v8 S6 ]6 f2 g6 L
op操作電壓範圍是多少? 此op有什麼特殊應用?1 l! [7 P1 K+ y. A& C
上面的東西可以在上面的人所推薦的書上找到.7 I2 E5 ^% j& _8 w% [+ S
bias 電路是廣泛使用的電路. 你想要創造新的架構 ...又有很好的特性...很難
0 b9 n% Y+ L; b' t) ?& Y" x一開始採用書上基本的就好  若不符合你的應用.. 再去思考怎麼改善現有的架構
5#
 樓主| 發表於 2011-1-11 09:19:32 | 只看該作者
感謝大家!!!" s! K  V1 N1 `% u" R
基本上樓上各位前輩說的各種特性我都知道
8 Y3 E/ G; L% G5 w" P  a只是要如何把它切確的轉化成電路
2 Z$ Y; w2 L* B7 X1 {( L- z我的意思是
  r2 q; a5 R# E* t4 B假設今天我op共有7個mos疊接(3個p 4個nmos)
/ n- ]# a* q( c" F/ U8 P那bias電路應該也有6個不同的電壓準位出來對吧?) i. V1 ~. t, e' R; X( F( b
(對應到同level的mos的gate端 扣掉input的mos)) P1 o/ k5 x9 V9 ~$ I9 j% ]+ m# I8 k
那bias電路中應該有三個pmmos# K7 e6 @- B- f
一定都是pmos最上面那個的gate拉到下面一個pmos的drain嗎
! [1 u# y  p, g) a5 |6 ?還是會拉到最下面pmos的drain(等於橫跨過中間那個)?~" }3 I3 q8 {1 [- ?; `
像是此種架構性的問題~) z0 K! J) H6 H# [
非常感謝各位前輩喔!
4#
發表於 2011-1-8 07:35:12 | 只看該作者
目前最常見的是constant gm以及wide swing bias這兩種方式
1 r% k7 O) I2 E然後再搭配start-up的電路+ t. }) X( l6 A  G8 J
另外,偏壓電路一般是提供偏壓或者電流,如果是電流,那會比較在意psrr和溫度+ F) M% M& j! J+ ^6 v+ Y6 f8 c
若是電壓,那需留意搭配偏壓電路的其他電路的size與matching,如OP Amp,如果OP Amp的size和偏壓電路的mirror元件size沒有等比例調整的話,那偏壓電路或者OP Amp即使設計的在好也是枉然,因為在一些power supply, temperature, and process變動下,整個performance就會漂掉,而這也是極為重要之處
3#
發表於 2011-1-7 22:27:31 | 只看該作者
一般OP BIAS必須有抗電源擾動, 與不受溫度變化" W. c/ c( w( v5 t  o
教科書有很多這樣的電路.
2#
發表於 2011-1-6 16:51:49 | 只看該作者
您這問題, 還真讓人不知該從何答起& |' Q/ y) x8 D( A% X" J) {
建議先看一些analog design的教科書吧!!
3 H- f/ L' t, zAllen那本講OP講得挺仔細的, Razavi則是必K, 有餘力再看Paul Grey, Martin, Baker, Sansen的教科書+ o0 B$ D7 a+ S
多看幾本, 看每個人不同的解釋方法, 能幫助融會貫通!6 h9 c3 D% I5 b/ I. y% k1 b- A- w
簡單說bias電路是用來設定電路的操作點(operating point)~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-21 01:03 PM , Processed in 0.156000 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表