請問電壓比較器

bernie820

請問有關電壓比較器的問題
- K4 L9 U! C  J1 `  W
# G# @( z; x2 m" G( b1 ^, O是否兩輸入端皆可為非固定的電壓
1 [) a2 }4 u4 G
% {5 Y5 Y" Z8 H3 k: q5 W看很多設計都是一端接dc的vref做判斷
, G# A; q3 Y7 o4 |2 @+ h
但現在我的輸入端為兩個都會改變的電壓~

6 q  l  v( G" n5 d2 Z1 s# ^那請問這樣要怎麼設計?~謝謝~
8 @7 P1 ?/ E# M5 j2 a5 O
我要拿這兩個電壓做比較~
一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
8 U4 c$ N/ \( b  h2 x" o所以我的兩輸入判斷電壓是不固定的，
只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
1 U2 @6 ~# ^& M0 S不知道這樣行不行設計?
4 x( A& H1 O; K+ s# z  Q
4 z5 q: j5 N3 r- ]8 Y4 B* c% {但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
8 v3 q7 i+ }$ {# T- H+ i8 s1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
* ^6 Y. K2 s% e( `8 b2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。

sky987

那不就是一般的 latch-type comparator
通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

/ |( ^. m& ^6 a% V( m) W1 r3 H7 I要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊
5 V8 _, F' q7 G
自己搜尋看看囉

bernie820

您的作法很矛盾....
: e0 F" S1 X- R3 W- k比較器是把OP用在開迴路狀態
- l; `5 y5 e! s1 N8 U& }你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
jackrabbit 發表於 2011-1-6 05:02 PM

: h3 h' T* {' N4 [* N, ]  [# C
6 {- E- J, O; g+ C    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
3 k9 Q: W% ]( |/ b: L0 _4 Q而是最後一級輸出端會拉回來和比較器輸入電壓做比較
5 K% m$ K. `4 k
但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

jackrabbit

您的作法很矛盾....
; o# t# {8 W9 J0 F4 M' g* }6 ?比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
至於誰比誰大是發High, 取決於你選的input 極性
3 `. C! t5 q' k, e而且通常會有一個遲滯範圍, 來避免false trigger~
& m3 Y7 ^8 S# M- D! k3 r% A0 W
% s" ^/ @. ^* P0 K) \- q) G7 _把輸出端拉回到input是迴授系統(feedback)
* N6 n: j% M. G1 A0 S0 @負迴授是一般所謂的OP, 最常用在voltage regulation
你看到的input 一端給vref 另一端拉output回來就是!!
4 P: l5 L& }2 N; F. o, ~; ?7 A正迴授要不是output拉到always high or always low, 不然就有可能起振~

  K+ ^. y+ n) Y% W+ v如果看不懂我在說什麼, 可能要先翻翻教科書~~
, g9 m9 ]$ q4 lBaker那本有一張專門在講comparator design, 可以參考一下!!