OP settling time 測試

lewdster7497

  `, ~, R3 r% e$ `! \+ V, R各位高手 , 想問一下 有關全差動OP 測試settling time
6 E- n/ y9 h2 |/ h4 E
9 v3 H% x9 v- D8 x  _" A
$ E9 U4 `( I" i! [: ]
, d- M9 P7 W! {) q
; B5 S( m" Y9 b- B這是OP 開迴路增益為93dB   PM 約70度   cload 1p

: S: R, Z5 w$ w  p( {
) Q: P% g* q4 y若是按照著找到的文獻 所模擬的settling time 如下

+ s3 H! `8 i6 H
7 C, {% r, B; d( d4 L5 \

所測試的settling time 輸出卻震盪了

這是用在pipeline ADC 中的OP
, n, L% g+ |$ W% c
pipeline ADC 也是做得零零落落
3 p* Y( N5 Q) u- _- L- p
想問高手有人知道嗎??      有人可以指導一下嗎  ??

lewdster7497

各位高手 , 想問一下 有關全差動OP 測試settling time
, Z! b6 G; y8 \; `4 R5 L5 y) l



$ v" V/ q! w) _, Y: q) R, |這是OP 開迴路增益為93dB   PM 約70度   cload  ...
" u$ Q6 N. e+ j7 v0 Q4 G3 Klewdster7497 發表於 2010-12-20 03:49 PM

- R1 _1 W7 q- k6 ]# v
) j" j9 x1 D5 O$ D+ Z) A! B* O
0 P$ \& n6 |8 U+ z2 J  v* ]$ z9 |! g發現有點錯誤    接成正回授了
( l& ?  r( i) U1 b% Z# S& ?
* Q; j4 ?: C4 o: @/ J6 N
更正後如圖      settling time 感覺還是怪怪的

討論結果是  OP輸入端沒有電壓
1 h; b9 l2 B; W8 J) i) h
若是OP輸入端給 VDC    那輸出電壓又會被限制住
4 x: _  @6 a* l2 @$ F/ ]
要如何測SETTLING TIME 呢?