設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，

5 e- e1 h/ _3 v2 aSource端及Body端接GND，而Gate所接之電路此時不會給gate任何
4 }+ F0 _( g' u6 s
- v! r' Y% ]1 Q! ^$ v1 ]電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
0 ~2 e) u0 d  A4 t! y
，這是為何?

. i' _* _7 u( F) U+ V電路可以想像成一個NMOS，NMOS Drain接電源16V，
) Y% y; f! @; ~: O2 T, e+ ^4 D
: K% x- l* _6 R1 f7 ESource端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt