想請問VCO的設計問題

mikle0915

想請問這VCO電路的設計技巧及原理


8 i% ~* X; T4 w目標：以Vdd=2V設計->480megHz
4 \- M" F* P: d7 V1 ]$ Y- [9 I( H2 I
. J# f0 D5 [+ P0 \1 I0 J( ?  k我在調整的時侯，把雙端振盪器上方裡面二顆pmos視為latch，
2 D9 f$ _* R! G% ^& ~- L+ z
! `8 K  ?& z* H$ S在調size時都設計的比外面二顆來的小，
( G4 Q/ c( @2 T+ L/ _
但是在過程中，f-v圖線性區一直很短，在0.5v~1v而已，
; S$ |" A# T) Q: q
- e  z1 k- o" |  N- D, Z# o# O有時還會在0.7v左右以下不能振盪，
7 H5 ^' q9 ?( e: {: T( X1 }9 s5 X
$ N* J: E- V9 }) _) Z- ^想在此請問一下，這顆vco有什麼設計的原理和該注意的地方，謝謝！

finster

建議你參考一下這篇1996年IEEE Journal paper, "Low-Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques"
你所採用的架構在這篇paper上有詳細的介紹,另外,你所提到上面兩顆PMOS並不能視為Latch,原因在你看過1996年的paper後應能理解
- g! H( d  t6 F& \3 B# l這個架構並不是rail-to-rail的output swing,故而輸出需要再加一組differential-to-singled output circuit,就以你貼的圖來看,它的線性區應在Vtn ~ VDD-Vtp之間,如果只有在0.5V ~ 1V之間,那表示你的diode connector PMOS和self-biased的PMOS需要再作微調
9 Z2 g6 i7 b5 X) u! U4 Z另外.建議你採用paper的偏壓電路會比較ok,若以你目前所貼的偏壓電路來看,會比較不好調整

chungming

For the current generation, use pmos instead of nmos
arsenal_he 發表於 2010-5-21 08:25 AM

6 e& a6 {1 G2 a) @+ g- I    why ?
3 {3 j$ K0 t1 H6 r+ `) fcould you please explain ?

arsenal_he

For the current generation, use pmos instead of nmos

semico_ljj

过驱动电压可以调小一点！不过 0.5V确实不太好做！0.8V以上比较好调整