2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
+ }) ^( {# {& F然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
# V0 z* f4 b7 Z0 s& ^# m
. d& A# x- k3 s8 p" p我附上我最後的布局圖 請各位多指教

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
; [1 i! `  Y* L  S! p9 m! Y5 ^否則lvs決對過不了!!(電腦是很笨的)
+ `+ O0 A4 ^; f) J不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)

! N% [0 n# I+ `2 h0 \若你用平行板的電容外圍要加保護環!!

+ l% [% R& H4 ]9 Q" X1 S: |我看了一下圖示那應該就是說用金屬層(M)兩層
1 B  u4 U# s& H金屬層四邊要去角避免電荷積聚
9 f) N, U$ ?6 y然後想像一下電容的樣子
" `' t/ ^8 J' ^6 P1 v) o) D一定會有接點接出去
所以或用via 或contact接出去
$ ?: U) r1 P$ B! }' U+ n, y但最大問題一定是w/l 要去算一下
( c- f1 K9 d' U& j8 q% }; y
7 J  f  N9 j  `你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)
  ]) A! u- Z* l3 s7 j) R. w9 z
1 S& b3 g' g9 |* N1 _5 g打的好累= =zzz
$ y# I$ T7 O/ q! _多去網路上看看吧~
# u5 u7 C5 W4 W+ ]1 @製程文件也一定有教

egg

回復 3# lunarsama
: w; \1 L' J: K9 s

    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
9 O* v' d7 P+ m8 g+ Z我幫您看看是哪邊出問題

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
) |( Q2 |6 o6 a; M, [% n% e該不會是叫一個NMOS或PMOS
5 z8 y( n# D6 _% x% U, p8 v# f然後再把S端D端相接
在去算他的L、W、Cox?

bernie820

嗯...Metal-Insulator-Metal喔
$ @! {, _  ?) V: k% b. \那就很有可能!!!
) Q% Z3 v0 e* I9 v+ q- M; X
+ n& O2 a* a; L% j" Z你說的design rule 過不了
0 b( I) H, c$ b3 u5 X" j, {+ \我想你是說在cadence 中是用MIM電容
" t$ m' U6 A& A: G3 e0 b. W但佈局卻是用MOS等效電容

: K3 V4 ]9 z6 x" U6 n3 o* A% r4 S這樣是一定沒辦法過的!!

但是...如果在cadence中就用mos等效電容
. h) I4 [  ^  D+ j4 M, o4 W" a那這樣還是可以過的!!

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
4 T  c4 e5 d9 M0 m) w4 G: ]其他種類電容都沒在design rule裡面
7 j- K& X0 ]2 j所以其他方法都無法通過驗證

yuany

都说是电容啦。。那也得看上去像电容啊
画两个大的MOS管就好啦 fingers＝2
! [2 o1 O1 U  F/ o4 ~" _比你那样好看多了
1 E6 B, r% y7 C. k, U
% b& R% |# {4 T- }& k$ Q

bernie820

一起多研究吧^___^

不過看你得電路畫法
2 m/ u) Y& L4 b
; u  c& A6 @: H# U感覺像是數位電路
5 ~% t3 {5 m# A  w) V4 F' H( Q
p在上n在下
1 W# Q0 r: W5 k8 m
呵!

lunarsama

清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
; e1 g3 Z- S' S6 I) k/ w星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
; z2 F& r' T% b4 V  F: b1 M& F索性做一個試算表好了 也比較好找電容值
5 @5 X1 E5 b0 Z$ K; A7 K, s  r  v做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
& R8 J, I- e: \1 L, w/ @" q; ~反正DRC/LVS過就好啦
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
' [# Y% W! r- Z6 LMOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
, l5 K1 R7 Z8 K
% N3 G: X/ p6 N& E7 q% \不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

% V! i; a; F2 i" T; m* b& u' ~最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

# J0 x$ l9 D$ \5 ]順便把CIC電容表貼出來吧 看有沒有要吧
) A. C* e, G' y+ T

lunarsama

我是大學類全客戶設計組
+ ^2 ?! C8 V( j1 z9 x$ T  N4 T看到樓上的回答 馬上遠端到學校LAY
畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
- G( v- C0 I7 A% g# u就沒了
所以好像沒辦法把MOS當電容
& f" q9 R/ ~6 ?( g( ?順便附上我看講義上的電容畫法是否正確
/ [6 ^; X  F( I' p0 C3 |

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
4 z3 o% g7 x& @5 l; }% B9 L
我大概有看過題目但我不是參賽者!
( B+ T$ q, t5 w
7 p7 y& J; B: V- G3 ~- B" \. a電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
( V9 E! j. u1 Q
數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去

這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

/ N3 _9 C; r; hw/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值
' n  m2 _! ?5 \% ]' Y+ A$ w# f
2 g9 J. A) B) m# c0 R4 P2 l/ k不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!

- P- h. C7 m* l! y! z當然~mos也可以等效成電組^^

lunarsama

我看CIC給的講義是講2M+CTM
% @( W  w7 N/ j/ ]所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
4 r: H: A. ~1 Q$ G0 k# x可是LVS卻說這電容短路..所以我不知道我少哪些東西
這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
Cf = 7.5e-11      // F/M
6 i% q) `; E/ |9 L; hC = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
8 w1 Z6 d/ w7 r+ K% L; q/ ]6 X
+ }0 O0 \, |, [, ~* L' j7 r爬一下文 應該有相關資料

面積 X 參數值 = 電容值  (參數值 通常design rule 有)