layout到快沒信心了~

ynru12

最近接一個adc的案子，從去年的25日，弄到現在，都還沒弄好
8 V. W3 C7 V( f0 [- ~弄到現在光是看到layout，就很頭痛。雖然各個block都有，也都修改好了，但是當初做的人
卻是東拆西拆的，雖然各block有8成的完好度，但是東拆西拆的電路，卻是雜散的，找地方放。
弄到現在真的是越做越沒信心，心情越做越 down。更慘的是tapeout日子都快到了。

想請問一下，如果各位前輩們，如果接手的案子中，如果是像這樣子layout的各block只有八成的完好度的話
$ F- X' ^9 m. P) Q* n  u- G你們會怎樣做?? 整個floor plan的擺放位置，跟前一個adc又不同的話，你們又會怎處理??

terriours

我以前也总是遇到这样的事情，因为我是做top的。在tapeout的时候时间很紧，但是又有很多模块还都不完全，我的解决办法是这样的：
第一步：我会把每个底层的BLOCK做一次DRC和LVS，这里要有耐心，不能急躁。每个模块过了开始第二步；
0 f5 H& W( m5 I4 t第二步：将每个模块按照既定的floorplan拼到top，做一遍DRC，DRC 过了开始顶层的布线，这一步结束后开始做最后的top的DRC，LVS。
总之我觉得layout本来就是一份考验耐心的工作，不妨把复杂的工作分成很多小的步骤，我们按部就班、有条不紊的去完成，这样就不会觉得太累。
5 ?3 P( f3 L: v9 X希望能缓解你的压力，让你重拾信心。

telehor

加油阿! 撐過去就開心了!!

瓦片小屋

回復 7# jkchien


) g) o: C7 Q; P- N    这位仁兄说的很好，

Dorara

回復 7# jkchien
/ T1 p, Q6 B' j/ g. v3 S( E1 f
$ x) @  B/ b" O" V" U: c+ V
    感謝回覆,使我的觀念更加清晰了~謝謝

ad65b

恩 最近也在學layout  想到頭腦快爆炸了

  Q4 o4 n! l& v3 Q! Z加油吧

A52030999

先RUN各個BLOCK...看缺那些~
9 y5 r% o' L7 z若槁不出頭緒就把整顆CHIP丟下去RUN...

qdicc

淡定。淡定。淡定。淡定。淡定。淡定。

592gigi

大家一起加油吧，我感觉静下心来就好了

bigputin9527

真的 最近接觸到的都是修改block 本來也有點不知所措

8 ?& d7 s" r  A9 U看了大家的建議 希望我也能馬上進入狀況

bernie820

如果是我
4 b) g, t% ]: R* X0 e5 ?9 v
我會先把原始的佈局看一次

然後重lay!

; x+ R. A  Z7 E2 @" h因為不是自己畫的
( {0 o. ]! }& x  n會很沒有感覺...
( ]+ K  u5 J$ R9 Y. q只會越做越糟!
然後就是浪費時間!
最後還弄錯!

) P4 ^. w# v' f7 D不如一次搞好
7 c) `5 k8 S- n自己重來
這樣一來
就算rd要改善電路
你也可以馬上知道改何處!

freeson

加油加油! 先從subckt開始...從小的部分驗證...做一些DRC/LVS先求對~ 再去壓一些面積或效能去求好!
相信一定能慢慢做完whole chip! ^^"

yuany

( g& g* h9 U0 z( J6 Y9 v$ o
5 U& Q: W7 i( O2 g/ }8 M关键是你的心态问题啦~~~
在连线的时候不要想太多~~也不要去想什么时候tapout
1 l; j1 c2 `& E" r9 j# U) w因为你想的越多，浪费的时间也越多~~
  {* p6 Q$ A1 V8 o" M0 U4 U( H
) W% Z) g0 Z; |另外开心你也得画完,不开心你也得画完，你觉得怎么选择会好一点呢！

yuya

我現在也是新手菜鳥~
. k# X5 b) a( }8 I1 {. R7 u現在都是接修改的IP居多,
現在就遇到散的~要修改又要新增device~
呼~只能靜下心來了解他的電路分布再進行下一步嚕~
! Y( d. ]' r4 W! S2 ]9 k0 M+ ]- W現在的我正在努理累積經驗中!!
希望哪天能讀當ㄧ面嚕!!

cooky0818

6 O, q7 T! P- |/ Q# E" @
9 m' ^# v- z: J( }加油!撐過去喔...
( X' Y9 O7 a5 |1 B5 @. b1 g- j
3 {2 K: J, P- xlayout常常會遇到修改其他人的block

6 N( \0 l+ @, u4 C定下心來...一件一件事情分開處理....
, c' @- v" o* m9 s" d
# n) a9 P" K5 \# B$ }9 X% [9 z加油...

jacky_123

加油!撐過就是你的~經驗是靠typeout的多寡.

childebaby

這個分享 很實在 ...
"佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify"

semico_ljj

分享的不错。。。

jkchien

回復 1# ynru12
. J6 L% q8 I% D8 `% E/ n8 o
$ c" \5 b. ?) G8 e
    佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify。如果有他人幫忙也要盡可能自己完成才會有真正的體驗。
承接案子有兩種，一種是完整專案晶片，你可以憑藉經驗和電路設計觀念去做好floor plan，再開始你的佈局。另外一種是承攬外包案，客戶會給予舊的參考檔案，也許會提供floor plan
* d1 y% r7 y$ x" W' q你只須做好佈局即可。
/ X$ F" A* H7 }- ]0 C但是大多數的案子都需要進行佈局最佳化，以期獲得較小的佈局面積來降低成本，所以會將大部分的重要電路集中佈局，比較不重要的電路就會拆開找空間放。大部分Fully Layout會是如此。要知道電路如何拆解就需要了解電路設計，可惜大部分的Layout engineers 欠缺電路設計觀念，甚至對製程技術也非常陌生，因此只是按照過去或是別人的圖形參考與複製。當遇到不同電路和floor plan時就會漫無目標，並且想要用抄襲方式去進行佈局，如此就會需要了解哪些電路被切割移動到其他地方，這會讓你花非常多的時間在了解他人的佈局，因此進度嚴重落後降低工作效率，在時間壓力下，會覺得無力感。

  j+ I# s: Z* a, {6 [這樣看來似乎是承接專業能力與經驗不足以解決的案子，這是成長的機會，可以藉由他人的協助，自修或是進修，建議找專案經驗豐富的人協助，並且瞭解佈局設計原理
切記！年資不等同於經驗，有些人做了很長的時間卻僅有個位數的專案經驗，有些人速度快，短短幾年就有幾十顆佈局專案經驗，佈局最不好的行為就是對著螢幕發呆，如果工作是沒有章法，那麼就會亂成一團。

) e/ ^* i; o4 _" nADC是很簡單的電路元件，應該不需要10個工作日就可以完成，如果有空可以用原電路圖，進行不同條件的佈局，就可以累積更多經驗
- A/ G# B* i  p3 }+ n8 J也請小心ADC有位元的問題，只要沒有處理好佈局，恐怕會有1~2位元無法正常動作。

簡老師

zg8312

一定要有耐心，总会过去的。平静的心最重要！