|
我是數學系畢業的, 於民國90年轉入IC設計,
3 V" R' ?! r Y5 Z% D! i7 D1 f撰寫Verilog確實不難, 大約半年就可出師了,
y& c4 G0 o. \8 t1 G8 }4 A又加上有FPGA可以驗證, 所以出錯的機率著實不高,
, ~2 X. f1 [% [5 P9 u) t但那只能說function work, 要達到量產, 還有一段距離,
6 u/ }# e: |& h7 _ Q* f e4 ~以下是我經驗:
2 ]9 Y/ m% m& L' ^# c d- W+ e1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
& |) f9 R/ G. i) Z( q; H+ |* i 最難的就是analog與digital interface,1 d, c$ i( a3 o+ _% y! h; H
常常就是analog simulation ok, digital用FPGA verification也ok,+ r' r4 g0 D' b. b2 U2 o
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.+ d; @% ~) a, S r7 \
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
2 ?- H4 a9 M9 E1 M' U0 N 但要怎麼把die size縮小, 那就是一門學問了.' `6 I! V4 [' K. B% O: r
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,6 E7 I$ i% F1 d+ U$ |& Q6 s
但要怎麼把測試的覆蓋率提高, 又是個挑戰.
- b! s& I4 j8 q4. 另外, 還有一個重要的課題...EMC,$ \& s' v# ]% O: Z
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
$ T3 T3 r! e2 f3 z! Z7 ]& `5. 最後, 雖然有tool能修改code降低power consumption,& p, [; g1 R# B
但不注意對正常function有時會影響到, 所以需要一些經驗值.
# O2 L9 J6 O; g3 t p- _ J; E+ n以上就是我的看法, 給大家參考. |
|