PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
' D3 {/ h* F1 C/ }對於TX端有任何的影響嗎？
: W  m6 A! a5 }0 @
因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

混波之後，由於干擾信號太強而pll的phase noise又太差以致
& A2 V0 q, J( t% C/ q% G: w
snr不足。
$ w4 m" K8 g5 _) y  |
# F  ~, a9 L+ d6 V0 i所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
  U- m- ^2 h1 H' `7 @ex: rise/fall time, jitter
8 N5 n8 x4 D! d9 o: i% p知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

c2467

謝謝大大的分享~知識因分享而壯大！

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
' z$ b2 F* s1 B7 {4 X5 z' M* I像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

) U5 v/ W0 f: c% c* Y4 j聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
2 \0 [1 R- m( y4 p3 g+ T" ~因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
! b6 W2 s# w" B/ I總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
Receiver noise bandwidth 200 kHz
8 M% p+ M( X( a! \" I2 c2 H. BAntenna Gain Tx/Rx 　　　 2 dBi
0 q# b! m! I; ^8 [, N: G# HPower Into Antenna 　　　-22 dBm
' \+ r) I3 }/ C8 r9 [Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
/ M. q: O0 }" ~/ f. uAmbient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
跟傳輸上的耗損
Transmission Losses
Free space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
& F3 d5 l: p$ Y; |- VExcess loss (polarisation, etc.) 15 dB
8 ]9 q4 _, P/ s* ?, E( p+ e) tBuilding penetration loss 20 dB

finster

有的,只是要看產品規格屬性有無定義
8 z' r, ^& p- u5 i其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
9 s+ L4 g0 }! u$ y7 n而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內