求教 regulator 中ESD rule MOS該如何佈局才可以讓其功能達到最大

clarkhuang

如題
7 S- B, s, n( \0 e' d; V請教前輩們 在LAYOUT regulator 時 其中有大量ESD MOS的佈局方式 該如何會比較恰當

+ S$ u5 G, K2 }/ _1 s然後又該注意哪些問題  因為我的w/l  30/0.3  現在再跑 POST- SIM.  發現到每個GATE 端電壓都不相同

2 s0 U5 s7 {: P8 O* F3 i請問有哪位大大知道問題嗎  然後那個MOS 為M 228  感謝

tonyho0119

LAYOUT要靠經驗的!!!加油
$ W" f) l/ r) s8 ELAYOUT要靠經驗的!!!加油
1 e: v3 @9 r# z4 w% L2 OLAYOUT要靠經驗的!!!加油
- A/ f# b$ _( j2 F; _8 ZLAYOUT要靠經驗的!!!加油
LAYOUT要靠經驗的!!!加油
* a# T. d" R* Y, h  qLAYOUT要靠經驗的!!!加油

tonyho0119

回復 2# clarkhuang
( @- Z6 i. [; }/ V! v

    下次在多注意一下就好

clarkhuang

就此問題 已有解決的方法了
發現到 應該不是我的LAYOUT問題
' d* n. L& Q# b- {' b- }應該是我打Label位置的問題 導致 RD在抽RC值 跑POST-SIM.出現
輸出訊號異常問題  重新標定過LABEL後 以解決此問題了 感謝

; a6 H' B4 ]/ V
) b5 x( r4 L& M5 v; ~$ K; j, a! x煩請站長將此案幫我做結案  感謝