|
2#

樓主 |
發表於 2009-10-6 16:36:57
|
只看該作者
o Statistics:3 o+ m# C9 f: d: z6 F$ I& Y4 Y- l
( E/ k& l( Z% r! a
1 passthrough source net was deleted.) ?- `7 m B) S6 ?, V
' U+ G) G* k7 J0 M) O4 C- g
) h8 T, T- |1 V5 t) po Layout Names That Are Missing In The Source:- X q* Y$ h: @- N
2 x' t3 ^( ?. f( R) c0 D2 @5 M
Ports: N21 d8 K1 ~+ P& |
& v9 f) w- c* [- D
# m6 _7 R' W9 I1 j7 P; M
o Initial Correspondence Points:
/ V- z, N" J8 o
/ ~; J1 R2 a+ ^' n Ports: VDD VSS RESET_SHIFT CLOCK Q[1] Q[29] Q[27] Q[0] Q[26] Q[30] Q[6] Q[2] Q[23]
/ Y9 W; Z6 `4 I, D- S! O+ w Q[8] Q[13] Q[16] Q[21] Q[5] IN Q[31] Q[25] Q[4] Q[7] Q[24] Q[28] Q[3] Q[10]
/ o9 M% ~' h& u$ g$ C+ d. c. ] Q[14] Q[17] Q[22] Q[20] Q[9] Q[19] Q[12] Q[15] Q[18] Q[11]
~8 B, E6 w' Y& {' A/ E Nets: N2
* f6 P2 [! M4 @& H$ M( Q: B* E' C1 N$ t, `: Z9 d
6 X& X) w1 O' \$ e" l& A) b- [8 d# s. U里面不match的port N2在schematic上是内部连线,而layout上把它认成了port。
. \4 E& C. F8 D0 V l
# a; @+ l! O0 o+ b3 H3 J这个block是一个大block里面的一个小block,大的block在做LVS时也遇到了内部连线被认成外部port的问题,造成大的block的layout有几千个port,而schematic只有几十个。有大大说是block被flatten了,小弟把从encounter得到的GDS文件导入到Cadence Virtuoso时,生成的Hierarchy Listing显示中间的层次都没有体现出来。所以我觉得可能是在encounter里面做layout时候block被flatten了,但是小弟基本上都是按tutorial来做的,不知道哪个地方设错了,导致flatten?5 B$ s0 s. T6 P4 R% s
' H" u; p5 q9 F6 M+ {0 R
小弟刚接触数字后端不久,分析难免出错,不知道是不是其他原因导致,希望各位大大指点,小弟感激不尽! |
|