|
大家好:
& G7 l9 Y6 Z& d: G7 e4 B% t" D3 Z " U4 r5 M4 K% K6 b/ c" X
小弟的專題需要用到FPGA來實現
& j& F9 d7 W+ p9 v4 g: `; W% h5 n
3 p, B) l* o0 H1 @5 m: X. q 依據我們目前的設計 clk工作頻率希望可以有400MHZ以上
. y0 k5 V0 P% H' H Z3 Q8 `6 m) b" j" h; f0 U3 N( w, Z
而且我們的input data rate為2.5Gbs 然後要用1 to 8 (or higher) serial to parallel converter將其轉成parallel處理) H$ G3 Y T( N7 o5 [
: O% L& \; {1 k( h, m3 r8 E' h 不知Xilinx or Altera 高階 FPGA 有無相關的develop kit 可以支援到這麼高速的IO嗎? (預算問題不考慮)0 S% V- U( V7 W/ ? M# K
2 _$ r5 p7 C+ |" G% |5 ]
且其內建的PLL可否支援2.5Ghz的external clk input(我們需要用來產生一個300多MHZ的clk供內部使用)
7 U# g$ I6 t2 e* S ; V: k2 S6 z. l* H: x7 r! g; ^
如果不行的話 是否要自行買IC(副板?) 來製作 高速serial to parallel converter? 及 PLL 有板友有相關經驗嗎?
7 ]5 n4 F, U/ a o; ^ I9 u5 `$ g' O! q4 j7 H8 e# s7 r* ]6 [
+ K7 O* W0 C1 X1 R; T6 v 抱歉因為之前沒接觸過FPGA 問題可能有點多 還請各位板友多幫忙了 謝謝! |
|