關於amp的match問題

minzyyl

如圖所示之amp,M2,M3的M=4, gate輸入分別為IN,IP; 現在主要討論M2,M3的place match, 和同僚討論哪種place可能較好,最後得出的結論不一緻,誰能給點意見?
& u& Z% P8 N+ J  g
2 e! v  |: @  t8 o8 Q5 m0 l參數: M2,M3一样: W/L=6/2, M=4,以下3种方案佈局時周邊都加dummy.
我們的place方案是：
1: A B A B
% [& v$ j7 B8 P9 L0 i   B A B A
這種佈局可以保持電流方向一致,對稱性也較好, 但不能共用S/D
5 @" T/ w7 B% y; J* ~4 i8 [2: A B B A
2 S0 a! Y. E: U% o7 o   B A A B
# q, e/ v  @* ]1 p對稱性不錯,而且能全部共用S/D,但current方向不一緻
3: A A B B
   B B A A
$ x) ?0 P" C& F+ E對稱性應該沒上面兩种好,不過也能全部共用S/D, current方向不一緻

大家一般採用哪种? 能說說理由嗎?

! j: B1 h0 K4 I[ 本帖最後由 minzyyl 於 2009-7-11 04:00 PM 編輯 ]

ONLYFLYSKY

要看元件的製程，元件之端點是否能夠共用，目前遇到的元件是nmos元件都只能是獨立元件，能排的只是二維格式，因bulk是共用的，s與d共用的機會根本是不可能的

* [2 c$ Z/ O2 i" d( v依照我這個例子，我會說，看元件製程而定。
事情並沒有絕對，只有合理性，
$ I7 j. ], f7 w2 |' K8 H( |" l- Rrd與layout的考慮立場並不相同，唯一能夠說明的只有雙方的溝通了解。而非傾向單一方的說法。

minzyyl

前年發的帖子竟然還在。。。
% t: K, A0 e) m7 Q/ f" a
現在的認識又多了點。這個例子，應該把STI和WPE算上去，那麼答案就比較明顯了。

ONLYFLYSKY

看元件的剖面圖，能夠共用的是s端或是d端，不同製程之元件能夠共用的點不同，rule與rule的規則。就彼此卡死，AA一定會分段。

dlchen

回復 20# minzyyl

, `# F  y4 w/ B$ q8 y  i0 `我也想知道不共用的理由是什麼?

ONLYFLYSKY

梯度效應考量、ID電流考量。

minnie0606

回復 1# minzyyl
6 K/ k5 K+ I$ O( s/ r  L$ @$ w

    我都用第2種方式~common-centroid
. }' s' B' X  ]' C. g( ~8 Z    省面積~而且特性較好~
    mosㄉ條件一樣~

garyliao70

we use 3rd method
and work well sfdr & snd ok!

dreamflying61

第二种较好吧！
看你的管子个数而定

antoniocc

請問各位前輩
8 J$ K% T" p; {" h' g# w' ]* v; ?
/ X0 u9 j/ n' @& FABBA       ABBA
5 A) T; |+ D! m: f& k$ C1 I% pBAAB  和  ABBA
1 R( h& v1 ?3 e+ H# U" a
6 p7 @: k8 E! P# k9 W2 y& x這兩種又有什麼差異??

L_ju

& U! S( b. B- l% I
% U; G3 b5 G& i% p; m
% K: `/ i7 G' L7 |( Y1 @& {2 `6 _

lethalkiss1

当然第2种啊
$ f2 s% _/ f, G6 k1  面积小
( [$ O* F7 a' M' O2 j' {! J$ Q2 drain 面积最小， 与sub 的电容小
5 a- ~: n" R$ T2 u3 符合common central  

类比电路的mos  match， 最关键是gate基本一致， 这样vt的偏差最小啊，  就算电流方向不一致， 如果有个偏差的话， 那a和b 也是一起偏差的。

li202

原帖由 nebula0911 於 2009-7-30 03:12 PM 發表
* m) y9 B* x. R# m以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.
# I3 |5 q; {' L0 A: ?RD聽到這個理由一般都會接受.畢竟省 ...

+1

' v( p* }0 ]2 B輸入級的match是最重要的, 他會影響許多性能優劣

nebula0911

以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.
RD聽到這個理由一般都會接受.畢竟省面積到處都可能作的到,唯有輸入級的面積是省不了的!!(當然先決條件是RD能認同)

lnxmj

但是把A,B看成一个整体时，整体间的电流方向是一致的。。。。。。

songyafan

If you are very care match and the current ,I suggest you use the two, because its match very good than the others, about the current's orientation , you don't share the S/D can be OK.

minzyyl

原帖由 erwbeflkw 於 2009-7-18 08:06 PM 發表
# B* ]4 Z3 d8 k+ g6 U5 s0 q2 d方案一：
9 ]6 c5 [- `& S0 X  AB     AB
        x
  BA     BA　　兩個兩個相互共用應該也算common-central
" L6 s% i4 y5 @7 M7 }7 Y! ?1 T
; m( U/ ^! Q4 A9 e4 I& ?如果不共用
　A      B          A      B
7 E( X/ m) W# [        x        X         x
　B      A          B      A   
9 C! e* c8 g4 o  y0 J6 i　　 ...

' T" G6 G% i7 G  U# j, X  R0 Q
方案一勉強算CC,兩兩共用但中間不共用,可能不是很match,其他基本上同意.
/ x# V8 N8 p7 n9 v
" {+ D6 ~7 e: c1 o0 @1 `第二种如果不共用,感覺就對稱電流方向考慮應該是最好的,感覺不理想的就是如果電路比較在乎計生電容,也就是說RD比較在乎速度,就不是最佳的了吧? 不知道分析的對不對

minzyyl

原帖由 瓦片小屋 於 2009-7-18 05:20 PM 發表
我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！

' ^* |) ~7 H7 U  M' X9 E
    何解? RD不一定正確吧?

semico_ljj

用第二种！

erwbeflkw

方案一：
6 n4 T" m( y/ X& v" \( L% y  AB     AB
1 h4 a* o9 ?4 F        x
  BA     BA　　兩個兩個相互共用應該也算common-central

如果不共用
- x, W: ^- r" D0 K5 c4 `: I　A      B          A      B
! y" P* _5 F9 `6 W6 @        x        X         x
　B      A          B      A   
; w' i# E# ^7 |+ b　　x1　　　　　x2
2 m; C; ?# @% S/ R4 y) N& m( `/ nx1 屬於 common-central
$ ~% i  p8 |5 [$ }- lx2 屬於 common-central
- `6 v( e7 D; g! _, P2 }x1和x2 的central 又落在大X上所以應該也算common-central
4 ?7 v8 P0 `* `! d6 a1 _9 p兩個A接近大X的central又跟兩個A遠離大X的central重疊


方案二已經是public 的 know-how了，如果有面積考量的話，當然就用這個
3 @: p9 @6 J* u6 y/ O# h方案三會比會比方案一還弱吧，如果有再多一組的話，雖然也是common-central