設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 跑LVS如何忽略dummy
12下一頁
返回列表 發新帖
查看: 30820|回復: 35
打印 上一主題 下一主題

[問題求助] 跑LVS如何忽略dummy

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-7-9 09:34:20 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
目前是用cadence來跑DRC、LVS等模擬，
' h& {, m  e$ p, f! T0 r# R而最近使用新版本的rule與新版的calibre，; I& `5 K+ E+ U1 |: q% j: A7 k( x( u
原本畫的dummy(如附圖)
8 e: I6 D& ?% d3 b; t, @在mos旁加上同樣的poly dummy，
- Z0 D/ P4 J- e7 E7 \' {卻會被判斷成元件，
" N) U: Z1 }% }- Q' Q/ r- _1 h( n而爬文後了解可以從lvs option中設定或是在電路中加入dummy等等的方法，
$ Y# y; S( `, e6 V) {) N- f1 M3 [7 |5 C. ~$ O
想請問若是要在lvs option中設定，' X* f. O/ S. E( x- x6 @9 x2 ^
是需要設定哪些選項，/ k: ~2 [7 _: g6 t' g

! f# E; T7 l+ M$ I6 t8 n3 u懇請賜教，謝謝。- q0 c, ?" d, D0 n; r) Y

+ t6 C% _3 }- ~! B

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂8 踩踩 分享分享
回復

使用道具 舉報

35#
發表於 2016-9-14 13:42:51 | 只看該作者
w765432001 發表於 2009-7-9 01:14 PM
3 i& t( x/ q' W7 \# b# {# q. Y5 f剛剛從lvs option中設定filter
1 h. j3 p, V1 @4 {: `2 d4 A% g: d# E$ s( A) t5 L: j
後來跑lvs驗證無誤，
, e2 D4 U( Z5 j5 V' A" W) b5 T
不過我的技術長跟我說
" I  v! c& f+ ?3 E: A要是原本的CMD也定義的話，設定會跑掉
, |, _" ]7 l0 F最好要非常了解自己在幹嘛再改這個喔~
+ w8 L5 q7 n8 V- j& E* N* ]
回復 支持 反對

使用道具 舉報

AIC6632
34#
發表於 2015-10-9 09:56:44 | 只看該作者
dummy最好也是畫完整的元件
  `8 S# U( I0 b; O; T! d% w+ f這樣比較好
回復 支持 反對

使用道具 舉報

33#
發表於 2015-8-19 15:02:27 | 只看該作者
謝謝分享，特來學習。。
& \3 v; f1 g3 N: |3 @
回復 支持 反對

使用道具 舉報

32#
發表於 2015-5-19 14:46:40 | 只看該作者
不要有其它issue
, h8 ]- |. R2 c& L同意4f大大的做法~~
回復 支持 反對

使用道具 舉報

bbok7979
31#
發表於 2014-10-22 05:53:01 | 只看該作者
吸收到好多知識囉 XD             謝謝囉~~~
回復 支持 反對

使用道具 舉報

30#
發表於 2013-10-5 22:30:27 | 只看該作者
回復 1# w765432001 7 A- p1 B# s% Q& [) \( N* ^, B

* P& O* L: V$ K" b: [% Y( e$ J1 x. E不知你是貼部份圖,還是全圖
; g# m, |; K* S. _+ r( a3 d3 A9 pPOLY + OD = MOS (沒有CO)8 H  p) Y. V& O' n7 e
你的DUMMY,怪到不行6 F3 |& q& B" J
所以在 SPICE 中,你要新增二個MOS! ]1 F, e3 u, e% j' u
同意20樓說的四端接同一個點
回復 支持 反對

使用道具 舉報

29#
發表於 2013-9-11 10:07:53 | 只看該作者
学习了，多谢各位大大。
回復 支持 反對

使用道具 舉報

28#
發表於 2013-3-26 07:49:58 | 只看該作者
学习了
. m; n* y4 f( [, {0 r学习了' X: l& B1 `  R4 `  |% D
学习了
4 }1 W5 i1 X9 v# @. v: {: a+ S学习了
+ R" K+ V3 k' ]: O: q学习了. W1 ]# s* N* N  ~4 s. x# d
学习了
回復 支持 反對

使用道具 舉報

27#
發表於 2013-3-24 19:51:38 | 只看該作者
同意4樓大大的作法! 全部接到同一個節點 也可以避免電荷累積造成到substrate的順偏電壓過高
回復 支持 反對

使用道具 舉報

26#
發表於 2011-4-1 15:00:37 | 只看該作者
要了解 LVS Commanf file 的語法. 參考一下,可用 OD 與 POLY dummy layer 來畫.
回復 支持 反對

使用道具 舉報

25#
發表於 2010-12-22 15:14:34 | 只看該作者
個人比較贊成 11樓的 說法  這樣做比較 嚴謹
回復 支持 反對

使用道具 舉報

Liwayi
24#
發表於 2010-12-22 09:16:34 | 只看該作者
來聽大家的意見7 U( n% u) {+ U  G% M
吸收知識的~謝謝分享
回復 支持 反對

使用道具 舉報

592gigi
23#
發表於 2010-7-27 15:27:41 | 只看該作者
新人学习了，谢谢
回復 支持 反對

使用道具 舉報

22#
發表於 2010-6-12 15:37:54 | 只看該作者
增长知识了！！！谢谢分享经验
回復 支持 反對

使用道具 舉報

21#
發表於 2010-6-8 20:14:57 | 只看該作者
又增長一份知識了～4 e1 x, W  ^7 I
6 V, E* o% z! x# V' ]6 c6 j
謝謝大家的分享！！！
回復 支持 反對

使用道具 舉報

20#
發表於 2010-5-27 10:20:57 | 只看該作者
S,D,G,B都接在一起就好了！
回復 支持 反對

使用道具 舉報

19#
發表於 2010-5-26 14:21:29 | 只看該作者
完全同意17樓大大的說法~~~
! i$ l9 [$ }8 i9 ~# s7 G) G各人造孽各人擔~不要輕易冒風險
回復 支持 反對

使用道具 舉報

18#
發表於 2010-5-19 21:08:44 | 只看該作者
dummy mos一般应将mos三端short接在电位上
回復 支持 反對

使用道具 舉報

shmiyi
17#
發表於 2010-5-18 14:40:33 | 只看該作者
請RD在電路上加上DUMMY的部分
7 c  C6 u4 \. R: q2 W一來可以讓RD決定電位(LAYOUT只要盡到完全告知)" p9 \; ]. A& S5 F: B$ b. T
二來有漏電也才知$ w; E0 |' D* ]/ D# x
三來保護自己         
( j& E' I3 B, I: p四來出包不會黑/ A4 n2 c% {7 M+ G) y: a
五來日子好過點
- Z9 [$ d4 ~2 T2 c/ n六來有這麼多好處,還不去加
回復 支持 反對

使用道具 舉報

下一頁 »
12下一頁
返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-28 05:27 PM , Processed in 0.192011 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表