Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6319|回復: 11
打印 上一主題 下一主題

[問題求助] 求一篇paper

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-6-18 19:54:09 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
B. Stilling, "Bit rate and protocol independent clock and data recovery," Electron. Lett., vol.36, pp.824–825, April 2000.
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
12#
發表於 2011-6-28 14:24:57 | 只看該作者
thanks for sharing.
5 c: ?- ]7 O8 m; G" Git is really halpful for me!
11#
發表於 2011-6-22 14:23:00 | 只看該作者
正好在找這一篇... 感謝大大分享
10#
發表於 2010-10-25 17:26:47 | 只看該作者
謝謝分享
( m" B, l+ {& u& ^$ S  }+ |& H: g; {
6 K) T* y6 r( {8 A6 n2 g以後也許能用到!!
9#
發表於 2010-10-18 10:31:07 | 只看該作者
谢谢分享! p* p6 g2 h+ I- F  a
留着以后用7 p& m9 {' G, P6 t; q: v- U* j7 i4 a

/ z7 f0 C% O% r" R: }7 x请问lz用这篇论文做什么用?看看我以后会涉及不
8#
發表於 2010-6-8 12:03:51 | 只看該作者
谢谢,我也看看!
7#
發表於 2010-6-8 11:54:20 | 只看該作者
感謝大大的分享喔~~^^
- h" y8 s8 d7 }+ H' w& \和無私的貢獻0 K' C8 G9 `; X  W  [5 @
真的很實用~~~
6#
發表於 2009-6-25 11:45:14 | 只看該作者
建議shangyi分享IEEE下載的論文3 ]0 s. P( ]" m* \. b+ b, i
最好想辦法把每頁最下方的東西弄掉) k) @! N8 ^6 f: A6 J1 ?
"Authorized licensed use limited to: Chung Yuan Christian University. Downloaded on June 18, 2009 at 21:58 from IEEE Xplore. Restrictions apply."- P, R" g5 E( R" o* q

+ i* g( H" ^( D這樣IEEE就知道這篇pdf檔案從中原大學流出的
5#
發表於 2009-6-23 17:03:30 | 只看該作者
谢谢了,一般很难找到这些很偏的论文
4#
 樓主| 發表於 2009-6-19 10:53:46 | 只看該作者
哈哈,谢谢你这个小兔子了。
3#
發表於 2009-6-19 10:05:47 | 只看該作者
Bit rate and protocol independent clock and data recovery* F% \0 K, S5 d# c1 d
3 Z( C7 s0 t, B4 V

5 w/ L8 i7 G9 Z+ DAbstract
8 J7 J9 e$ M2 @4 q6 `0 _6 g2 Y& b& p* h7 z: M  I2 Y, `% Z# g
A design for a bit rate and protocol independent clock and data recovery circuit (CDRC) for use 7 u; p7 U  [8 o5 G' r4 L$ A1 |
6 [' L  ^/ W0 I% x
in optoelectronic regenerators is presented. A conventional phase-locked loop (PLL) has been
' o) `+ S, B& U; R' ?  J  c( Z4 ]" w  X8 d' ]& U) S! T- C$ O+ z
extended to a combined phase/frequency-locked loop by adding two additional frequency detectors (FDs). 8 X/ z8 ?: @8 q
5 O2 q$ {0 ?+ r
This architecture guarantees reliable clock synchronisation of the input data with different line
4 P8 n  m8 j) v7 Z; E( _9 B3 l  ^4 A4 X3 z
codes over a frequency range spanning multiple octaves. x) K7 N1 e5 P* `# ?" D) X
: p6 l+ J* X; V7 v8 m6 N

0 j3 S) P* a. P, @' V

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1感謝 +2 收起 理由
semico_ljj + 2

查看全部評分

2#
 樓主| 發表於 2009-6-18 20:09:17 | 只看該作者
普通的帐号搞不来,哪位大大帮忙一下。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-15 02:08 AM , Processed in 0.176010 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表