想問一下DE2-70的問題~!

zero183642

我在試驗DE2-70的時候,發現有些範例程式在進行編譯的動作時
會出現這種錯誤

9 a$ k1 U/ C. T! aError: Can't fit fan-out of node DE2_70_SOPC:sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|_clk0 into a single clock region

7 T* t7 v6 h! o& f; y& D想請問各位前輩知道這是什麼問題嗎?因為我是要做嵌入式影像的,偏偏只要有關於影像的程式都會跑這行錯誤
4 k1 S/ n" K, Y% [6 ^: `影像的輸出源是 友晶在賣的 D5M
- t9 O' o, \$ y9 y" y- S* gQuartus II的部分原本我認為是我軟體的問題,所以我又重新安裝一次
3 |/ P% @3 d* Y3 A2 m2 m& o% G但還是會出現這種問題
$ L" }/ ]2 ~, Z/ }
同樣的軟體我有去編譯另一塊板子的程式碼,是Stratix II系列的
是可以編譯完成且可以下載到版子的
所以想要請問各位前輩,這是什麼問題呢?

zero183642

嗨..你好
對於這個嘛..
我有直接寫信去友晶問了
只是他還沒有給我回覆
! O( d3 T  |# {# f但這個問題已經解決了
我聽我朋友說他之前也有過這個問題
但是更換Quartus II的版本之後
就可以得到解決了
4 p5 q/ n& l+ q  T* l原先是用 7.2SP1
我看他用8.1編譯是可以的
6 g) b9 q6 f1 o& V我現在更換網路授權版本9.0也是OK的
8 k$ r: q( m$ W2 U8 \雖然我也有去查Quartus help
但是程式是友晶那邊寫的,加上自己是verilog的初學者
! @3 m: j# f! u& f* y2 p1 Q/ E所以沒有辦法解決這個問題ˇˇ
因為如果可以的話,我還是希望能夠繼續用7.2的

tommywgt

找FAE問吧!
2 s' C! F, c  J( W2 J0 n: M我猜是FPGA內部routing resource的限制
: d* i4 s  ^; m6 d$ D
, s6 i" m  n( ^3 _6 u小小的修改一下code應該就可以了, 但是最好是找個有經驗的FAE直接幫忙debug比較快...