一个关于SAR ADC 原理的问题

fmgay

如图中所示，电容Cp的上极板连接到比较器的正极inp，在ADC采样阶段（φ有效），比较器正端inp（电容Cp的上极板）接到虚地端com，在ADC转换阶段（φ无效，开关断开），比较器的正端的电压靠电容Cp上的电荷维持。
6 s$ r8 y/ J9 S. M' I$ O现在的问题是Cp的作用是什么？为什么不把inp端直接接到com端维持虚地？这样还能省不少面积呢（Cp的电容很大的）。
请高手们指教。

bwc0813

再補充:
# l0 {% o3 k; _9 S: q1 C跟據本文的電路圖，SA-ADC在不更改成differential input的情況下，inp端是選擇:
1)需要有經由φ來控制的switch
2)將switch拿掉將com直接連接至inp
個人將選擇2)方法實現，原因在於switch的on resistor將是產生thermal noise(white noise)的來源，Cp(假設承如numberto所言為P端的取樣電容)與on resistor將決定出此thermal noise的頻寬，因為由φ來控制的switch與Cp將產生sampling的行為，故由Cp與on resistor所決定出的頻寬下的thermal noise，根據sampling theory將全部(因noise的面積不變)被aliasing至in-band(假設φ的取樣頻率為fs，則in-band為fs/2)。

bwc0813

補充:
* E6 v4 T1 |1 S# @+ v9 |/ f在此所指的input表示對SA-ADC之輸入信號而言，即differential input表示類比輸入信號為Vdata與Vdata_bar;single-ended input表示僅Vdata。
0 Q3 Y0 ^. D, v7 q4 ~若ADC為high resolution (ENOB>10bits)皆採用differential input方式，一方面可將偶數次項諧波消除(假設無offset voltage)，另一方面亦可消除vdata與vcdata_bar的common mode noise的影響。
雖然，承如numbertro所言comparator的輸入是differential input，當inp與inn端若有common mode noise coupling時，可以相互抵銷。但對ADC而言，所需最重要的類比信號來源Vdata(被用來quantification成數位信號)，於signal path若上受到任何形式noise coupling干擾時，於comparator的輸入端(inp-inn)，其雜訊並沒有辦法被抵銷。

numberto

严格意义上讲这里的SAR input也是differential  input, 只不过正端的signal一直是0.
- X+ l; r8 @6 ?& Q4 G这样就好理解了，Cp是P端的采样电容，只不过采的一直是0，采完样一样进入comparision stage, 撤掉Vcom.
. I1 V5 e8 {) @  P' }4 n所以Cp最好和N端的Cs一样大。

[ 本帖最後由 numberto 於 2009-4-18 10:56 AM 編輯 ]

bwc0813

首先，根據你提供的圖片，此為single-ended input架構。確實如你所述，當ADC進入comparison mode時(φ无效)，比较器的正端的电压靠电容Cp上的电荷维持一個跨壓(delta voltage)為”com”。此效果跟直接用DC couple方式把inp端與com端相將是一樣的功能。

6 ^1 |+ q" o# n8 \( I然而，無論有沒有透過swith將inp與com相連，”Cp”是一定會存在的，因為通常Cp所指的是寄生電容(parasitic capacitor)，此電容是由比較器電路的輸入端電晶體所貢獻。

$ t8 |# n2 A) S+ u6 F同理，故理論上，inn應該也要有相同的一個Cp電容。但在inn上面的Cp電容，就是一個非常重要的考量，因為根據電荷守衡，inn端從sampling mode至comparison mode的過程，inn端將有部份的電荷會由Cp貢獻，故inn端於comparison mode(即floating)下，假設電壓為Vx，Vx將受Cp影響而稍微比理論值(不考慮Cp情況)低。
( g0 S5 @) y: E( X
而且，比較器的雙端輸入(inp與inn)，若用MOS實現，此input differential pair會受到process mismatch的影響，導致兩個MOS彼此的threshold voltage會有誤差。故比較器的”雙端輸入的差”將會有一個offset voltage產生，若希望將此offset voltage降低，就必須將differential pair的size增大，同時Cp亦隨之增大，這將使得inn端於floating時，其Vx將比理論值下降更多。
為了解決上述問題，讓comparator的input differential pair尺寸可以維持夠小，以降低Cp。那就必須額外搭配input offset storage或output offset storage技術，來消除input differential pair所造成的offset voltage。

fmgay

没有人回答？
; t3 Q" A0 y* i, R8 O1 v斑竹救命啊！