一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis
0 G; A4 ^* {4 R3 `: P5 q
不知道是不是我給的訊號有問題:  
.op
.probe v(data)  v(clk) v(q) v(qb)
.tran 0.1n  50n
( E' F/ _& t/ x$ n0 V* E7 Q% N

Vdd                VDD!        0        dc        3.3
7 p& i9 B  J9 K* W3 o- e6 E& rVss                VSS!        0        dc        0

! z7 J& p- q, h6 bvclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
3 @9 H/ q+ N% `: L# @2 hvin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n

/ y% h  _- s: o# J7 E! c
: A8 Z5 C. s' E* W請各位前輩指導一下小弟!!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了
+ J4 |' E, q; o/ S
看來是我的時間設定的問題

- }6 ]( K( Q$ N謝謝各位大大的意見!

vjc5

我認為是初始值的問題.
數位電路做模擬時, 常常會忽略
參考囉

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
7 J8 T- V+ j3 Z' k& f檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
這也可能會導致小電路出現internal timestep too small in transient analysis

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n