一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis
- o: X' r% N, D
不知道是不是我給的訊號有問題:  
+ I' B9 o1 K# [7 Y: m2 O.op
.probe v(data)  v(clk) v(q) v(qb)
.tran 0.1n  50n


Vdd                VDD!        0        dc        3.3
2 t: I0 A7 W: M! S( z4 I# v* pVss                VSS!        0        dc        0
4 r9 I% \. ~+ G: U5 d; h/ }, K
vclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
vin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n


1 Q! k# m- {8 e4 \請各位前輩指導一下小弟!!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了
$ k8 P" `, n2 m# u) ~4 N5 l
5 \2 x" |! }! s( S7 i看來是我的時間設定的問題

謝謝各位大大的意見!

vjc5

我認為是初始值的問題.
數位電路做模擬時, 常常會忽略
& G4 w; B) Z9 h: F* {參考囉

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
+ |' C' @8 Z9 R) D3 C7 X除了樓上大大講的要檢查外
- ]; a$ K8 R' N9 H檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
6 ?) I0 X; T3 s- `. @) v4 x這也可能會導致小電路出現internal timestep too small in transient analysis

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n