DRC所出現的問題？

shihchia

1、ｐ0.R.1 (@Min poly area coverage <14%
: ?9 U- X( ^9 f0 B0 ]DENSITY POLYI INSIDE OF EXTENT < 0.14
poly_DENSITY.log: 0.6 6.3 65.35 28.1  0.0940808
/ u5 _8 V3 ^- |* V" w$ }( W; j+ l) U2 L
2、M1.R.1 {@ Min M1 area coverage <30%
% D) \7 L6 l8 n) c* O( e& n! fDENSITY M1I INSIDE OF EXTENT < 0.3
M1_DENSITY.log: 2.95 4.75 67.15 30.25  0.250681
  {: p3 w% \5 t" {9 Q6 C9 S9 X
3、M２.R.1 {@ Min M1 area coverage <30%
, r; h* D3 ~9 t, e  Y+ H; EDENSITY M２I INSIDE OF EXTENT < 0.3
3 ~6 L- ^* T9 p  C6 h$ j+ w) J: aM2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737
$ o" ~( h% K* x$ o3 M

% c6 d  _2 F, o* K' ?+ D最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
# n  h+ I" Z6 s  b1 q) v% c大家幫幫忙，一起替我解決一下唄
5 B, c5 [2 |, j) v6 u2 R/ ?謝謝啦！！！

u9513349

area coverage <14%

: Q: W* E* a. }) o% o+ w. Farea coverage <30%
8 A7 g+ c% t( S, s4 y- o
' z$ J! y4 J- ?6 A# t" X在drc來講是正常的(那是當作業,非下線)
( p  m6 M  e. ~; ]: T3 r
. G* ^, Q/ L, h4 |) J  K如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ

motofatfat

通常在小block時,這個問題會忽略,
等到最上層整合時,再一次補齊
: y* J2 g) R" C3 ^3 M或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方
讓光罩公司去補

cjchao

非 chip-level 時，可視這個問題為"假錯"，不需解。

sw5722

像我們通常在小block時,這個問題會視為"假錯",
! a6 v9 j4 }' f* X等到上層整合時,再一次補齊.
  F* j0 [! e0 X6 G+ N高密度是可以增加良率的.

小朱仔

這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了
# M. U1 P! R- {; H; F7 Z* ?# D8 z像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了
其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿