Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7400|回復: 9
打印 上一主題 下一主題

[問題求助] 有關於hi V製程

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-11-1 01:31:32 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
各位學長姐好' g& Z- v! Z4 ?: U1 L

+ n$ E* f# p, b2 J1 x9 `* B/ y在最近剛要踏入IC Layout 的工作,但公司屬於高壓製程,所畫的圖百分之八十也是屬於analog,但是我上的課程裡是屬於較基本,製程9 [4 o1 A+ E* h2 c
, T' M2 G% l  f% G4 n' `
也是0.18,公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們,有沒有一些我在畫大電壓的的同時我需注意的一些地方,
0 h8 u' w- M9 U; ^9 a$ z9 B8 d3 Y" h+ L6 f1 M
在工作時拖累一個團隊是我最不喜歡的工作態度,所以真的要麻煩各位學長姐了,先給個方向,讓我可以先準備,投入職場時先有個準備* s+ y' g) Y& j4 g; v6 {( m
. J3 l1 V& ]# t/ X/ Z2 M
還有一個就是屬於guard ring的部份,guard ring到底是防止Latch up 還是阻絕Noise 還有板上有沒有人畫過三層guard ring的,可以
0 |4 j  {1 L2 y- @- N/ ~9 l6 f8 S$ p! ~" ~4 _  i
說明一下三層guard ring大概的圖層嗎! ^3 k$ n/ |7 _7 C9 m: W7 J8 o

; E: F# b' D: S2 R8 v謝謝各位學長姐了
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
10#
發表於 2008-3-27 15:05:20 | 只看該作者
guard ring 通常用來隔絕noise ,但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up5 p% ]5 C! r4 `5 q# E6 c& d' H
要看layout 時運用了,但是用太多又會佔很多面積哦,這是要考量的
9#
發表於 2007-11-5 19:41:14 | 只看該作者
latch up會造成等效於SCR,guard ring這些作用都有,但是是不太一樣的東西,也要製程有提供那麼多層。5 k+ U6 Z" `( q* G. q
& _+ k1 n; j( ~3 a4 m6 N
mos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同,低頻雜訊我所知道的除了white noise以外,flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到,對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
; C8 T) b# c) _; z5 ^( u& ]. o7 e% I$ O" L' P6 F
[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
8#
發表於 2007-11-3 07:07:46 | 只看該作者
analog circuit不是只有OP喔,廣義而言只要是信號連續時間(非digital)的變化,就算是analog的一種。/ ~& h6 _! w2 \
  |; I! ?) k) h( z& _6 v: c
至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成,非只是有OP circuit。
7#
 樓主| 發表於 2007-11-3 00:10:45 | 只看該作者
HI v製程有沒有可以邊畫邊學的電路,一直有人說畫OP會遇到很多的問題! B5 q8 A6 z. T/ |: v  d* y

( O( {: C$ P+ l3 B- ^可以在問題中學習,但是HI V 是不是也是一樣畫畫OP哩,還是有其他的電路
8 h  ^9 g  E# }6 e# Z6 B+ Y; R6 m" P& Y2 O; J. u8 u2 j9 W# Z
可以邊做邊學。
% Q% o* o0 ?- z" T7 U2 n6 N
1 L, r9 F0 P7 q" B6 q: M% ^謝謝學長的幫助
6#
發表於 2007-11-2 10:10:14 | 只看該作者
高壓要注意NBL這個LAYER,有ISO_NMOS要特別注意畫法,- D0 l& a* y% x0 j
高壓的NMOS以及低壓NMOS各有不同,06U12V嗎?建議你可; d5 l- A6 Y# {7 [
以調你們公司以前出過相同製程的案子來做參考,這樣就不會
6 q4 p" {2 _8 N, ]9 z0 X那麼有疑慮了,DOUBLE GUARDRING就夠了。
5 b2 M3 _0 s3 f忘了說,若是非對稱的高壓DEVICE要注意製程偏移問題。
5#
 樓主| 發表於 2007-11-2 00:03:58 | 只看該作者
謝謝學長的回應囉,不過我也是在等工作時拿到Design Rule 拿到在來看看自己是否有什麼問題
4#
發表於 2007-11-1 21:06:09 | 只看該作者
这两个作用都有,, u4 e9 e4 D6 V8 `3 j6 [
那个图我也不知道要用什么话,不过拉扎维的那本analog design 上好像有讲,
+ `( O3 a% K0 t. f6 A. n! G楼主如果很想知道,可以看看那本书
3#
發表於 2007-11-1 14:16:56 | 只看該作者
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法$ ~1 d; @2 M: F
一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來
1 h3 Z% @+ [6 N: Q$ g% d  ~,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,
; i1 |) q$ W7 p一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或& E$ ]* |- G" _/ N$ w. R+ k
bjt的元件,不過它的等效電路圖,我不太會畫.
7 H+ _3 L, }, }! l以上是2個designer的說法,如果有誤,還請先進指教.
2#
發表於 2007-11-1 10:01:44 | 只看該作者
我建議先把Design rule看熟,其實裡面就有許多小問題,在提出來詢問會比較有效率
. u+ B( d/ m  N4 c+ D1 Q+ R4 y" M3 c4 ^. k# \
guard ring 是阻絕Noise 9 {8 Q4 @8 E! e1 [# z/ v" j' y
9 p/ U+ d6 V4 ?$ l  `
一般2層就很多了,3層你可以跟Designer討論,一般Analog部分是要跟Designer互相討論才知道需求在哪
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-23 03:29 AM , Processed in 0.156000 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表