Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 1942|回復: 0
打印 上一主題 下一主題

運用高容量FPGA-Virtex5 加速ASIC驗證之技術研討會

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-19 17:21:15 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
IC開發人員如何將數百萬Gate Count的設計,在FPGA上快速完成驗證與測試,並能符合time to market的要求,已是一項嚴峻的挑戰,不容忽視。

4 ^; [7 T. u" x/ c, t' r5 Q5 l7 {
9 L' y$ H( e+ t! K0 P  s, t/ w本次研討會,將由在FPGA驗證軟體及元件具領導地位的SynplicityXilinx共同召開。與會期間,我們將提供您業界先進的驗證技術與相關訊息,以期能為您日後開發計畫節省更多的時間與金錢。0 a: i% C* D( V" l1 S; e- D$ q
邀請對象7 z- x( V7 b. X
• ASSP, ASIC 以及 FPGA 研發人員/ r! T7 C" i2 V, f( E4 H
驗證工程人員
, K0 D0 F* P7 r( h系統(硬體)設計工程人員% y1 D1 \2 A( R4 w: }
研發暨專案經理人  K/ F* t: T. j# F0 F' d6 O
其他對於FPGA驗證具興趣者
$ R: n5 n8 C8 l4 y2 U研討會目的
' s: h) J3 F7 P' m! O選擇正確之FPGA型號
* b/ ~. I% i" t! r& o# ~針對FPGA驗證之設計考量+ ]% B* Z  S' L. i
簡易操作FPGA驗證板# n8 @6 [/ V' l/ M+ h0 y
瞭解加速FPGA驗證之技術8 s8 L  e& b& _5 G/ s& B
• ASIC量產的另一種選擇/ }  V0 h% T, P  f6 D; ^' A/ F
研討會資訊:- ], r: ^  ^. B) k/ z1 w: M
期:2007111 (星期二)& j9 B. t8 E: A' D1 L$ Z" n6 r
間:下午130 530
0 ?0 l) [" U# r1 N點:新竹國賓大飯店竹宣廳 (新竹市中華路二段18811)
/ Q) o3 h5 w8 n9 O0 Q; b用:本活動免費參加,座位有限,僅開放予報名確定者。
9 q& {' w- K/ y& @+ X0 p主辦單位:Synplicity and Xilinx
4 Y) m) q# j$ Z9 v3 _- v* `聯絡請洽:Anita Chu (taiwan@synplicity.com, +886-5321628 ext. 14)
1 v& r$ O) r4 ~; r$ l& v" q9 G注意事項:請攜帶名片,以便參加會後抽獎。
5 |+ @" r0 k" E
% C3 V; w6 ~$ V$ o; ~0 e! G/ W4 {
: r# y. R. ^4 I  o( c& \2 p+ D6 Y1 G3 ]2 O" ?, d
議程表
6 k3 m: A: o! T
時間

- N* V5 j( {1 y  V; r
活動內容

) r& J/ P9 R! ]8 b' ?' Q  A8 t
主講人

& R7 \# i& [" p6 \( V- Q
1:00-1:30
- ], t2 M" b9 f9 x1 C+ t
Registration2 `. V$ a& K' z1 S
* t/ y7 j2 s. Z$ y) j
1:30-1:35
& V7 t( g% ~3 f0 n8 n8 @/ s; ?+ r2 t
Introduction: Agenda, who's here,
3 v! N( h7 e7 z! rwhat do we do?
: }! k) X- K: H5 z0 Z5 K
$ m- c5 v& F6 H. G, u
1:35-2:05

# g" t+ ^' j$ t. _( O' b
Key) ~0 v, ~8 A- g7 U& J
Note: Why prototype?, \* `" T0 S* I8 H' D- ~; g; J
ASIC Verification Options4 C, [: c5 e5 b" ]% W& n
Ashok Kulkarni,Technical/ c# i8 E  b/ y9 |* Z
Marketing, Synplicity) g, _# L$ w! G9 [
2:05-2:50
1 {/ ]# w! q# @& Y
V5 for ASIC Prototype8 ^& Q( u" g+ m+ _' I- Q) l
Simon Ho, Corporate Solution marketing Manager, Xilinx. [# B8 [6 t! k" y$ P
2:50-3:10

$ c+ o/ g( T! o6 q3 c3 L6 h
Break# d0 H$ o4 g8 {! v3 z5 |; M, @) }4 e% p

. U3 J% p; l. b: L  J0 k# T# }4 a) {! Z9 t
3:10-3:55
& H# N6 I0 d, W- K1 X+ \
Creating a platform around you FPGA(s)
' o8 o% x1 F+ O  y/ `
Ashok Kulkarni,Technical
% M6 U' }8 O1 L7 r9 \Marketing, Synplicity6 k( d  g# G, ?! u, V+ p
3:55-4:25

$ [( n' s/ N6 I9 _! J; }1 L! f
Faster FPGA Implementation
1 n0 V% S/ D* n- E
Simon Ho, Corporate Solution marketing Manager, Xilinx
& ?2 z; h$ Z/ B
4:25-5:00

' E0 }- [$ n) U% p8 \: h) c; T; s5 `
Making the ASIC design ready for FPGA - HAPS live flow demo8 s2 f! s; R' U1 k- X
Freddy Lin, ASIC Verification Specialist, Synplicity Taiwan0 D* ]+ F7 Q' t/ q! }* }4 y; E
5:00-5:30
. i, A! [$ R/ C" P& y% W: S
Q&A, Lucky Draw and Wrap-up
; z5 Z' P( v/ |5 h- j& a
All/ N; W4 {% K. s5 x1 W9 G* L
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-23 12:30 AM , Processed in 0.169009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表