Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 12531|回復: 11
打印 上一主題 下一主題

[問題求助] 負載為大電容時的buffer設計

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-9 18:09:22 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
當輸出端無法推大電容時需要在多加buffer
' C8 i+ Z9 g' \0 N9 K" q/ q+ V( m請問此buffer要如何設計?!4 p1 l) M  H& B; T: @1 \
確切的流程為何?!0 V( y7 k* B0 I# B
謝謝大家^^

評分

參與人數 1Chipcoin +5 +5 收起 理由
jianping + 5 + 5 Good answer!

查看全部評分

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
12#
發表於 2008-2-19 18:07:59 | 只看該作者
喔~~了解囉~~多謝大大的解答唷~~~謝謝你~感謝你
11#
發表於 2008-2-3 11:59:40 | 只看該作者
恩,樓上的板主都說得很清楚了(俗稱這種buffer為taped buffer or supper buffer)8 l% x" ]( o$ ~* j/ q, N
大部分還是用3就好了
) {. f& p( p( [6 f9 s+ W/ N記得layout時要很注意哦~因為越往後面,mos高度越高! |1 X- n( s( ~  p$ T+ z
建議使用finger type來畫後面的mos讓大家的mos都跟第一級一樣高" k5 m7 c9 F! T0 D" ?
然後contact多打幾個,特別是在輸入、輸出端: I+ U0 X4 l. G5 O9 w; `8 h
metal打大片一點; n. h- A% I$ J
畢竟大size的buffer流過的電流較大- B  ^& t. x: x3 M- @" t) B
會有dc power的問題
10#
發表於 2008-2-3 10:51:13 | 只看該作者

回復 1# 的帖子

這問題在一些 VLSI Design 的課本上會提到  E6 [* f4 [/ q$ n+ ^

5 c. Q5 `, h/ B7 C/ b! ^與9樓所說的相同   Inverter  做Buffer來推動時
& n8 G1 E3 s1 x+ {一定是偶數級來推動9 |* i& A, D+ x6 t7 ~
倍率上  用數學公式求到的  最佳化的 Inverter delay optimal的值就是e
6 l8 z/ z6 j# B; p: z9 n也就是 2.71828.....
' M6 N! ^5 W1 ~" h1 ^* p0 V但實質上 電路的使用
/ V' r0 I. A8 J- t+ c1 d) n6 D譬如我們  多半都是  2倍到4倍之間
3 d  u6 k: e, u比如 第一級是    2/1   倍數是 3倍的話/ H. q# W9 X9 }$ W, J: i
第二級就是  6/3   第三級是  18/9   以此類推: ], ]) |. c/ }4 x* O$ B  w
推動到  你最後一級的  推Loading的 slope 在  0.5-0.8ns上下
# G' {/ N! `: u8 o, B& C然後使用的總面積也不會太大的情況下6 V) t( a. `! z6 J* G3 d2 B
就是一個最佳的Buffer推動方式
9#
發表於 2007-10-12 09:09:51 | 只看該作者
這個應該是很苦老的問題了!!
- U1 s5 A7 U9 ^1 F8 J我記得吳重雨老師曾經敎過!% \: S. [0 V  b" Y: ?. k6 i
最佳的倍數是 e 約等於  2.78倍!!
1 w" M: L( \& U1 j" J* \0 n1 ~3 h# p目前常用的是 3 ~ 4 倍!!
. C; @8 o! Y8 H$ G; S* E2 r" ]. d最好是看你的 rising  & falling time 與 total delay time 的 simulation 來決定!!  比較好!!
' q2 _8 J" x7 R# P/ z( s5 {而且此 Buffer 也不要串太多比較好!!
6 r5 E  C" |" U+ g5 X" \, M! n# B% g# ^* ~  w3 N
此篇應該放到  analog 版比較適合唷!!
8#
發表於 2007-10-11 21:36:21 | 只看該作者

回復 7# 的帖子

你所說的問題在spice ,就可以try出來了,你這樣問感覺很奇怪。
; q  w) f( k& `: p. v' J1 }; g- S
" R0 e) g5 y, |. S% b, S+ ?* G/ J3 z& O* ^! _" K# s4 w
一般length為最小值,PMOS之width為NMOS之width的2-3倍。你可以try PMOS width=8 NMOS width=4試試看。
7#
 樓主| 發表於 2007-10-11 02:00:08 | 只看該作者
不是軟體耶...
+ l* X) C2 m" P- b2 n/ K  T% D( D我的問題是
! E9 `6 E$ B' ]5 R& ~每一極inverter(也就是buffer)的 pmos & nmos的size
) }/ s& ?! A# `! N/ ?2 v, F該怎麼去求?!( p, p5 n# ~8 O# H; L% u
我記的好像是跟電路輸出端能呈受的電容大小 & 要掛的負載電容多大有關
; j: `) k( f" t- k% }3 ~5 uex:假設現在的電路輸出端可以承受1pf的loading5 c7 [) ~7 F7 I  M4 n2 @/ f, Y. q" W
   但如果是要改成推5pf的loading9 Z! {! X5 L! f0 o* B3 |" O5 I
   那buffer size該怎麼設計?!1 u, p5 }) M) I% C0 E0 j
   我知道要設計成偶數級, o+ D5 u$ V  H2 ?/ |) G4 P
    那每一級跟每一級間mos的size是成倍數關係嗎?!倍數是?!
6 Z, ?; C, {9 o1 i   開始推的第一級size又是多少呢?!( t/ k- B9 Z# r& a) M& ?/ t/ n# q4 y
謝謝回答!!
6#
發表於 2007-10-10 17:41:52 | 只看該作者

回復 5# 的帖子

你是指不會模擬軟體嗎?還是你不會參數測定?- r+ J* V3 K7 f2 u* U' ?
- O8 v  A+ V) i
如果只是參數設定的畫一般MOS只有length  width  M就足夠了如果不夠就多加幾級或M數提高
$ E( w3 r+ ^# a6 o  a  @0 ]( w* i6 d: o& ^
或者直接用MOS設計一個電路去加大電流

評分

參與人數 1 +20 收起 理由
jianping + 20 Good answer!

查看全部評分

5#
 樓主| 發表於 2007-10-10 16:33:33 | 只看該作者
嗯嗯~沒錯!+ ]" W% Z- r. }1 |2 ~/ g2 z
那要怎麼模擬呢?!* `( J7 x% c5 N; Y# z
假設負載為5pf
8 }9 N2 J7 q5 X. A: ]0 N1 w. {但現在電路的輸出只推的動1pf
/ z' c$ Y( H9 u# O6 I那我的buffer該怎麼設計呢?!
4 `5 T# n: C8 l謝謝回答!!
4#
發表於 2007-10-10 14:30:22 | 只看該作者

回復 3# 的帖子

你應該是指Length及width吧,如果是length、width建議作spice sim。

評分

參與人數 1Chipcoin +5 +5 收起 理由
jianping + 5 + 5 Good answer!

查看全部評分

3#
 樓主| 發表於 2007-10-10 14:19:37 | 只看該作者
不是應該要看電容的大小來決定每一級mos的大小嗎?!. |- W2 E$ |$ s# t
謝謝回答喔!!
2#
發表於 2007-10-10 06:07:13 | 只看該作者
一般為第一級M=1 第二級 M=2 第三級 M=3 第四級 M=4 ........,必須注意需為偶數。

評分

參與人數 1Chipcoin +5 +5 收起 理由
jianping + 5 + 5 Good answer!

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-1-31 11:17 AM , Processed in 0.166009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表