VHDL新手問題

w10789173

當我宣告如下:
6 g9 \5 ^/ ]! w2 J# sA : in :std_logic_vector( 7 downto 0);
請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!

ikki

這應該最基本的訊號宣告格式, 其實它宣告出來是個array,
( 7 downto 0); 共 8 個 bits

winslow

ikki 說的正確
) n6 ?- s8 B" [# x, M+ E. z6 z這個宣告其實是一個可以看作BUS，實際上是需要有8條資料線，也會用掉8條資料線的資源，這個方式與VERILOG宣告不一樣。

kevin

Bit vector 宣告也是.
1 q2 m8 J+ \# m5 v. uEx.
9 e& k) ?# J; {Signal S1, S2, S3: std_logic_vector (7 downto 0);
Signal B1, B2, B3: bit_vector (7 downto 0);
/ S6 F1 r3 Q4 n* IB1<= “11001100”;
B2<= X”FF”;
B3<= “11” & O”77”;-- Match the length by concatenating 2 bits with two octal digits
& C! }9 e8 E1 m8 xS1<= “11001100”;
- u# C+ `* v5 E) Z$ O% xS2<= To_StdLogicVector (X”FF”);
S3<= To_StdLogicVector (O”377”);-- Length taken care by To_StdLogicVector( )

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題

http://www.xilinx.com/products/boards/s3_sk_promo.htm

這個網頁上的tool kit哪種比較適合買來自己用?

$ I9 N. [- {5 H! ESparten 3 跟 Sparten 3E的差異有哪位知道的呢?
, t6 Q# d' C& k, Y9 Y2 o
2 E( y  Q' y6 `9 g! J+ @) R我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄
) N1 S0 T0 B( A
懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題
- M: {) k" n- t5 e4 e
3 K$ M; c" a9 h/ O1 r5 Hhttp://www.xilinx.com/products/boards/s3_sk_promo.htm
1 F/ ~5 A& s) ?% V
這個網頁上的tool kit哪種比較適合買來自己用?
# m- z: Y9 ^) ]1 q* k5 F
Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?

我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄
% R0 H, O% V6 e. z9 d: }# K# @
懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

kevin

SPARTAN 產品表,比較XILINX SPARTAN 系列FPGA.

tommywgt

個人會建議Spartan3E starter kit 或Spatran3A starter kit