10 Chipcoin
有沒人有類似這個的疑問?
- B- ~4 X" N# s! e( f" G Can someone tell what are the different EDA tools that exists? % V, h6 a+ D2 X6 E. F6 U
: y1 O" y" u! u- B o2 Y+ o
本版這些主題(投票、討論)你都看過了嗎?7 Y0 ]) ?$ ~# B6 g4 p; `$ |- k, U5 i
6 q) r% G# Y" d y
EDA戰雲密佈!RD戰力分析?
# u9 a. m( _* F5 X 實現65 nm設計需要購買哪些DFM工具? * ~) [* K) i# y6 w/ H2 K _/ c9 p
DFT 使用工具調查 DFM 工具戰力分析
2 [ {) S4 N$ D% O. H; K Cadence軟體工具介紹 Synopsys軟體工具簡介 ; q" Z F3 w' a, ?7 \
預測2007年十大熱門EDA議題
$ P8 C, }1 B( h9 ]" u+ v2 V * @% N1 [3 w# @' {
EDA Innovation through Merger and Acquisitions ) Z+ P# u n- G, c1 f5 b. l- O: M# m
1 y1 z8 ]. z# J- Q
3 F1 z4 ~: M, \+ e) C I4 ^' T
" n7 P" F. _7 J1 s/ d 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
' v2 U) l% G: `$ X5 R6 \% z+ Z 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
* ?8 |! t/ T Z$ N' y; f % v: o, H2 O( F/ C3 l9 Z
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:- t- }3 X6 U- ~0 z7 f7 X% z1 I' ~" E \
+ I7 l8 @' t/ l R. z
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
# ?/ z, }& T3 V7 C 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? 1 f4 N( b& W* C
3.激勵方案:也許...
0 b6 E4 d, ], ] Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法.... ~: |9 H b: V/ |0 t+ L; `& K
chip123 在沒有 APR 討論區 :
- P: d. s/ V0 u" H Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
& E' q/ d* h2 v/ F ! }$ c5 n" h& Z6 L0 O e3 ^) y+ N
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
w7 ~) e- M) A$ o$ A7 l) I2 A
% I& W' Y7 Q8 Y8 m1 Z# u EDA 電子設計自動化 , p; A# @4 c2 X/ |* o
Ø ESL設計與模擬design & simulation
3 Q# ~" K8 l7 @6 H$ Q- X# W Ø RTLsimulation 6 e% ?. O/ w. F
Ø 邏輯合成 Logic synthesis
$ r- t' Q5 d' Q0 P# x1 l Ø IC 實現 (Implementation)
f8 @5 B; ^* [2 D) ]: s Ø 定製佈局和佈線 Custom layout 3 c, f6 [- a" ]: J \
Ø 設計規則校驗 Design Rule check
. n2 ^9 m% x# x' D: v/ T1 ?( i Ø 解析度增強 (RET) 技術 8 p6 `# X1 y! F& ]/ m+ |, N3 V4 V
Ø PCB 版圖工具 layout tool
8 x V! C' u5 v' t+ \7 `4 e: m Ø FPGA 整合 7 c. w! i$ x _" W! f; t" f
5 M _$ ?7 X8 L3 e) D EDA Tools 的次分類 * @) z0 j5 p9 g* k
/ O, Q& A3 i& [- k RF Simulator ( Xpedion ) ) I0 f( `6 ? P; {5 _
Transistor-Level Debug System ( Sandwork ) . Y6 `( n `: i9 t
Project & IP Management ( Synchronicity ) # |( j& Q: R3 I: \% c e
HDL Simulator and Designer Series ( Mentor ) : l$ x' N* {* O+ V% o0 [! Y
Characterization ( Magma's Silicon Correlation Division )
O: J6 C# G, V; c; k6 ? PCB Layout & Signal Integrity ( Mentor ) : P% g% k: ~: g2 T5 z
Physical Synthesis and Prototyping System ( Sierra Design ) ( K$ k: U0 X7 e! I
Automatic Constraints Generation ( FishTail ) $ j1 b) m. g! w
Verification and Emulation ( EVE )
( d2 J& f+ d* M. Z Power Analysis ( Sequence )
7 q: v6 `+ x7 l( V% j4 t# d Integration of OrCAD & PADS PowerPCB ( Precience )
( S t+ [, z+ z% F- w( A0 F Component Obsolescence & Supplier Management ( Precience )
* a% X! P: R. |' ~$ W8 J8 P7 G5 ~ PCB CAM ( WISE Software ) 0 ~$ V' h% M0 Q/ U' r$ `
- D, ^4 ~5 I! h% V2 E EDA環構服務 1 c9 g2 S& Y4 t- [; n
http://www.nspark.org.tw/nspark/EdaServiceAction.do
' M$ M$ T8 i# B b k
我來回答