請問電壓比較器

bernie820

請問有關電壓比較器的問題
6 I2 W- e( v  }
8 m2 i. ?8 z' j$ K是否兩輸入端皆可為非固定的電壓
- F/ U$ S) V0 c& F; @6 g
看很多設計都是一端接dc的vref做判斷
( ?! A/ ^+ F( R/ ^- p
1 N- O) K! j, H( i( X$ P8 J但現在我的輸入端為兩個都會改變的電壓~

* B8 d9 a& ]! L$ G那請問這樣要怎麼設計?~謝謝~

我要拿這兩個電壓做比較~
一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
" f6 [( T* A# i" q1 B! {4 c5 O所以我的兩輸入判斷電壓是不固定的，
6 a# ?  L9 m( L, {6 \7 m# |  j6 D. m只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
不知道這樣行不行設計?

. I1 U! J( \2 m& k( R( m但考慮到另一個問題，那兩個相等的時後是否也可為low
6 @1 @- g: p4 y3 g5 B但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
5 E1 b' {8 n. o8 M比較器是把OP用在開迴路狀態
6 `) a5 Y, ^7 ]0 g: ?5 `6 X你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
0 q7 E$ h! x/ S, z/ l至於誰比誰大是發High, 取決於你選的input 極性
而且通常會有一個遲滯範圍, 來避免false trigger~
# v3 K  X1 r  o* P
把輸出端拉回到input是迴授系統(feedback)
/ G, t* ]% V5 r5 v5 z負迴授是一般所謂的OP, 最常用在voltage regulation
* n8 P0 j7 r' W6 g0 y, v你看到的input 一端給vref 另一端拉output回來就是!!
( J$ n7 o6 I  l" p: v/ p6 D正迴授要不是output拉到always high or always low, 不然就有可能起振~

$ d: O  w  V2 k8 Q/ O( b6 J5 B如果看不懂我在說什麼, 可能要先翻翻教科書~~
Baker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
7 ]0 E, Z4 k' g( w* K5 d; Fjackrabbit 發表於 2011-1-6 05:02 PM

    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
  y- l& }) k) o: y! [, t+ f而是最後一級輸出端會拉回來和比較器輸入電壓做比較

但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
5 {: k8 X' o4 Z1 S! {: [0 y/ O可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
3 u2 z" X; J9 x& ]7 l2 b; P通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

! K1 \% K  P4 N要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊

自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
0 k+ Q6 M9 e! V, L  x; y- E" U1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。