|
這是CIC在寒暑假給學生上課的講義
# f8 G' R4 ?2 g. S4 o$ S) m參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
& H5 P$ w Q/ N! U( h共有172頁 2004年7月由CIC工程師陳獻文製作. k; J3 F6 _$ _
5 ]( n: j3 q6 V) m. N1 h0 @; t
它的Outline如下:6 l7 X3 K5 i2 a! J i) H
3 V z* b. Q: JIntroduction
7 h, j& ~$ }9 v+ j: F Z8 U/ ]CIC Design Flow8 K" n5 A/ t* i# X% [
VHDL Fundamantals
2 L9 g, f: w. cVHDL Syntax
, C8 l: E+ y4 l! IModeling Logic Circuits( l3 @% \$ r2 u7 Q: b
Testbench
^! }- X* J; [) O# `# v( [Gate-Level Simulation, y5 v9 U. ~2 y: [3 }4 X
" B. w/ [6 ` D& s# V1 b
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|