SRAM及SDRAM

kyopc

各位好
+ n1 h& S  V, v3 d  之前在板上提的問題，用前輩們的方法，加一個FIFO可行
  可是現在有一個小問題
  如果本來的VHDL code，其memory controller是對SRAM做動作
  可惜的是，我的板子上只有SDRAM
  根據我上網查的一些資料，他們的一些操作機制及結構腳位不同
  所以，我勢必去更改裡面的memory controller的存取機制
: s3 }) C$ |" J
  請問，要更改這樣的VHDL code有什麼要注意的
  code內SRAM controller上面的腳位如下：

  ram_a   = address bus
- K3 C! i  U8 d* l  ram_d   = data bus
! r) g* ?' {) p% g: N  ram_ncs = chip select
  ram_noe = out enable
& }' d" @# [0 \3 `7 }+ c: J' M; ?  rama_nlb = low bank
  rama_nub         = upper bank
! U3 f( C+ X& X1 x0 c! H9 S  rama_nwe = write enable

  d. u+ u7 u) x$ _  哪些是SDRAM上不一樣的腳位  (照我找來的資料，SDRAM動作好像比較複雜)

  還有，我在網路上要打什麼關鍵字比較能找到較多的相關參考資料，或是有人release這方面的code可以參考

- [" F: N4 Q7 h  }[ 本帖最後由 kyopc 於 2007-5-24 12:07 AM 編輯 ]

masonchung

http://www.chinaecnet.com/xsj06/xsj062532.asp
SDRAM控制器的设备与VHDL实现
其實Altera 或 Xilinx FPGA網站就提供了一些Reference Design喔

tommywgt

總而言之, 控制SRAM只要把ADDRESS, DATA. RW...直接指出去, 但是SDRAM最好是寫個FSM去控制比較好, 另外別忘了SDRAM的MRS設定

eject

個人覺得以學習來說 Lattice 的 reference code 不錯
. U  ~2 ?) e  f8 e9 Z單一 FILE, 沒有特殊 LIB
# i7 N! V$ u, ]% A( N效率就是另一回事啦
5 O2 R2 P' e: Q
- W0 P  _: _9 }, M1 o7 \' I還有如果是 DDR 以上的就要注意 PIN 的 DEFINCE

tommywgt

eject大大講到了一些重點, 在ddr的應用上, 需要考慮IO pin的屬性, 是不能任意assign的