怎麼降低輸出電壓!!

b0bma

下圖是小弟的OPA架構
要怎樣調整可以降低我的輸出電壓到1.6V
不管我怎麼調輸出電壓都在2.3V!!
' ~+ [  `) x# o, ]7 @; y* ~請各位前輩幫幫忙!

jimwang94306

又沒有W/L, 又沒有Supply Voltage, 又沒有SPICE deck. 隨隨便便丟一張圖, 你是教人家如何幫你?

b0bma

不好意思!!忘了補上，以下是我的CODE
====================================
$ D# M# h) u# [" [, dMP1   1         1       vdd   vdd  pch  W=2u  L=1u m=18
MP2   2         1       vdd   vdd  pch  W=2u  L=1u m=18
- I) S8 @0 I6 s- m/ H: kMP3   3         vin+   2      vdd  pch  W=2u  L=1u m=9
; n3 i/ i1 `5 i) hMP4   4         vin-    2      vdd  pch  W=2u  L=1u m=9
* c- ~% Y, E/ t; S1 Q7 a0 vMP5   5         7       vdd   vdd  pch  W=2u  L=1u m=8
" ~/ D! F6 y- H4 A9 z8 V9 O  N! c+ x6 nMP6   6         7       vdd   vdd  pch  W=2u  L=1u m=8
- `. L( v0 r" w: AMP7   7         vb1     5    vdd  pch  W=2u  L=1u m=9
" x( q) f3 C5 D2 E% x2 j" nMP8   vout    vb1     6    vdd  pch  W=2u  L=1u m=9
2 \0 K9 j. k) E# i( Y! C' @% HMN9   7        vb2     3     gnd  nch  W=2u  L=1u m=3
MN10  vout  vb2     4     gnd  nch  W=2u  L=1u m=3
MN11  8       8       gnd   gnd  nch  W=2u  L=1u m=6
MN12  9       8       gnd   gnd  nch  W=2u  L=1u m=6
1 Z& L( `, l, i8 f/ B: |9 M, Z1 @MN13  3       8       gnd   gnd  nch  W=2u  L=1u m=6
MN14  4       8       gnd   gnd  nch  W=2u  L=1u m=6
MN15  5       vin+   9      gnd  nch  W=2u  L=1u m=3
" u$ [& X5 a: S1 D- {MN16  6       vin-    9      gnd  nch  W=2u  L=1u m=3
MP17  8       1       vdd   vdd  pch  W=2u  L=1u m=18
" X: r" w2 E* N/ [" ]3 }8 l1 a6 {3 n) \*****************************************************
- R1 K# }/ t1 }# P$ M: @iref  1     gnd  20uA
cload        vout        gnd         10pf       
vdd  vdd  gnd  3.3v
. M  h; N6 A1 t4 |vin+  vin+  gnd  dc 1.5 ac 1v
; A0 C) h7 q3 m( E& [4 i/ F0 L! ]7 svin-  vin-  gnd  dc 1.5
0 B: a) O1 m8 A3 \8 `vb1   vb1   gnd  dc 1.8v
vb2   vb2   gnd  dc 1.5v
8 F# Y( Y7 H% x  s+ j3 _
這張是包含線路的編號
上次弄得不好請多包涵，還有甚麼不足的請見諒!!

finster

1. check一下你OP Amp的Gain,你的Gain值應該很低
2. 你的Vb1 & Vb2建議用cascode bias circuit來產生,而不是直接給一個定電壓值
3. 請確認一下你各個device的偏壓點以及各個path的電流值,從你的netlist來看,M5~M10 & M13~M14的size的比率值不對
; w' j, c3 x/ W+ z) c4 o' s: T4. 一個好的OP Amp,它的W/L不會都是同一個值,而是跟它的bias voltage circuit有一些比率值,同時所有的device都在saturation region

b0bma

感謝finster大大的意見!
: @5 c0 |/ v9 Q: O: B8 H) _  j' }# n我再去試試看~

fendy.chen

transistors的w/l 可不是随便定个值就可以的。
# C* a8 g1 D+ y其实在Razav和很多书中都有提到：Vdsat=200mv是一个比较合适的值（For 5V devices）
然后还需要考虑mismatch带来的影响。
/ p) z5 |5 `% y至于Opamp的refer input mismatch，Razav的书中也有介绍、推导。
学会去设计每颗transistor的size，是需要花一定时间去感受的。
% f, m& V7 N& Q/ r举个简单的例子：
current mirror，两个transistors的size都为5/5
1. size改为4/4，is't ok?
2. size改为3/3, ok?
3. size改为1/1, ok?
4. size改为0.5/0.5, ok?
5. size改为0.35/0.35, ok?
其实，current mirror看似简单，其实当你需要去design它时，发现，居然不知道该从哪里下手！
如何确定size，design时需要考虑哪些ciritical keys，该向process索取哪些doc等等。
我周围环境很差，加入您能进入不错的公司。
进步是非常快的。
, z9 i* T) m" I( IGL!