請問一下關於Xilinx logic gate的關係

小朱仔

想請問一下各位使用FPGA的先進
" L- Q) N! ?5 k: q; [Xilinx產品系列的容量大小是要以那個為依據才是一般要購買自己所需Design的FPGA
是System logic gate, CLB, Slices, Flip-Flop... etc..
9 y9 A2 \1 e" {0 N& J7 l不知道這些是否有關係式?
# r% }# i" a( K" q/ i據小弟所知在Virtex2及Virtex4 1CLB=4Slices,而Virtex5好像是1CLB=1Slices,
請各位先進給與小弟指導一下,謝謝~~

tommywgt

Virtex5
/ e9 v8 |. s* v5 ]2 |5 r/ F5 [2slices = 1CLB
% W$ b& C$ f# Q! z0 L( }/ r5 ZLUT(Loop-Up-Table) 是 6 input, 每個 LUT有2 個 output
7 R+ c& \8 K0 Y& c* p1 S- [- e每個 Slice 皆有 4 個 6-input LUT
每個 LUT 皆有一個 Flip-Flop
最高可達550MHz

Virtex4:
1 X  G& H' ?7 J: o+ Q1 tLUT 是 4 input, 每個 LUT 有 1 個 output
1 CLB = 4 Slices
每個 Slice 皆有 2 個 4-input LUT
# j2 I1 s7 t1 R2 ~& ^2 C最高可達 500MHz

, g0 y5 ?! T4 W: z9 E當要完成一個 8:1 MUX 時, 使用 LUT6 比使用 LUT4 來完成將會少用10 ~ 15 % 的 CLB
而且, LUT6 只需要 1級的 gluet logic, 而用 LUT4 則需要2級才能完成
# s9 z" k( O1 l, |" X# i$ B平均而言, lut6的好處多多囉~~~

小朱仔

感謝tommywgt版大的解釋
原來Virtex5是1 CLB = 2 Slices
難怪我怎麼算都不對
終於懂一些些了,謝謝~~
+ a* g& D/ m7 _" n: a' e

russell

用LUTs來計算,比較能知道用掉多少資源!
如果是IC設計,有錢就買大一點的!驗證用的Virtex,
' c" Y! P* P/ i" H9 a$ s* h如果可能要量產,可以考慮cost down的LatticeFPGA,
/ y0 b% `; z3 x<彥陽科技>
russellhsu@pmaster.com.tw