MOS 額定電流問題

m851055

各位線上前輩：
; Q0 g# A' c7 O2 z請問MOS 額定電流是否與MOS面積有關？
; |! t1 ^- b9 j+ g- u  n面積是指MOS的L*W*M 嗎?
' _; L. N8 \$ F  O$ k  E那額定電流計算式為何？

card_4_girt

/ L" m  _! r+ A4 t下面純屬個人的想法，如果有錯的話還請各位前輩們修正，順便於最後附上幾份文件給大家
/ @) [  f  z9 ^+ Q% N5 z' h3 n2 z-------------------------------------------------------------
$ D1 I# H( z0 `  R$ ^$ @9 j如果先不談通道調變效應以及源/汲(Drain/Source)兩端的延伸側邊考慮圖一的MOS結構，那麼
! ?0 F+ C/ z+ q" y/ fL為通道長度
9 C: Z* A$ E! k" ~3 xW為通道寬度
所以W*L為閘極(Gate)的截面積
: u# w8 u5 b) P$ [- Q( Y而氧化層(SiO2)的厚度為tox
5 {: z' r3 U/ @7 M/ D( t; g* Z6 j/ G
  p2 Z6 G9 V6 v- q1 U/ n7 H↑圖一

因為在此寬度(W)是相同的，所以只要給定Source或Drain的長度(L)，各別的截面積就算得出來
& @6 m& I! t) Q& k, i4 o: y+ s& Q0 i至於M值，不清楚你指的是什麼
: l* J- ]* w/ r4 Z如果是spice的M那是指元件並聯的數目
如果是
! N/ Z) T( e; l% w3 RId=M*(W/L)*(Vgs-Vt-Vds/2)*Vds
M=un*Cox(un:電子漂移率)
那就更不可能與截面積有關了
9 s8 k; J' r: t7 U3 z7 ^7 ^/ [
0 F# s. C, P8 s7 }# b如果就MOS元件特性來看，要有比較大的增益，就要讓它操作在飽和區
, A( c. D# J; c0 N0 D/ J這時令Vds=Vgs-Vt，則上面的式子就變成
. L; _8 Q5 k5 J" h% l7 Z+ _Id=0.5*M*(W/L)*[(Vgs-Vt)^2]
此時Vds怎麼樣都不使得Id改變，如果又假設在常溫之下讓Vt固定，那只有Vgs才能使Id改變
換句話說，此時飽和區中MOS額定電流取決於最大的Vgs(閘極對源極)
如果又不是在常溫之下，那麼Vt=kT/q(thermal voltage)就隨T(絕對溫度)變化
1 N9 C6 q3 n- {2 ?如果Gate面積改變，比方說寬度(W)加長或通道(L)變短，Id也會改變
, @5 [1 Z; G9 L8 y再來如果是製作元件，需要動到M值，比如氧化層增厚，或是un值受到溫度或載子濃度而改變，這些都會影響到Id

1 V! Q8 s- e& {, H; N4 B$ d所以會影響MOS額定電流的因素至少有
" K- p: J9 w$ S7 P3 ^9 v1. 截面積(W或L改變)
7 q9 W' J# o3 p' u# y2 S2. 溫度
' D2 b+ F0 L, t/ U3. 氧化層厚度
4. 基底(Substrate)濃度
5. 閘極對源極的電壓(Vgs)

如果連通道調變也算進去
Id=0.5*M*(W/L)*[(Vgs-Vt)^2]*(1+lambda*Vds)
& B! r6 f& `/ n# O! k那即使進入飽和區，vds的改變也會造成Id的改變，但並無法從中得知額定值，但此式卻又具實際的考量
這時就真的需要用別的方法求得MOS的額定電流了，因為無法單憑Vgs最大就得到額定電流
而且以上的說明主要是解釋哪些會影響MOS源極電流的因素，只是當電壓條件(Vgs, Vds)為最大值時，若尺寸不便，就能藉以推算相對的Id(額定值)
2 \4 y5 ^: O& q5 Y  r; @! X  f. T, W(若尺寸改變，如L，那lambda也會改變，因為lambda與L成反比，所以長通道元件的通道調變影響較小，飽和區增益也比較大)

$ S# v( h' D7 l1 l9 ?9 G只是下面文件中的算法，較為簡潔也實用
. I' H* w  S& E4 s4 C; g藉由接面對外殼(Junction-to-case)的內部熱電阻Rth、接面的額定溫度(Tjm)與外殼溫度(Tc)帶入下方公式算出消耗功率
P=(Tjm-Tc)/Rth
因為MOS導通後會有Rds(on)，所以
( p* U# }8 P% h! W+ Y$ vP=(Id^2) * Rds(on)
如此求得
0 _" w- B5 [8 Q$ {! p) mId=sqrt[(Tjm-Tc)/(Rth*Rds(on))]
* x6 Z, z% f% I& x" P! E" {這裡的Rds(on)是指在溫度為Tjm情況的導通電組
) I: ^4 Z3 b+ I% Z: V5 J4 e9 m/ D6 o
2 h1 C" N2 E( |. S7 u以下是幾份文件檔供你參考，希望能確實幫助你
. X! p0 a- y0 d/ _: u* f0 t  _  C
) B! d. C0 f$ P( t

card_4_girt

6 K( y( o1 ]% \" d% A/ o昨天打太快沒有注意到，有關上面提到的
Id=0.5*M*(W/L)*[(Vgs-Vt)^2]
應該改成
9 r7 z" M2 n8 W$ T7 {5 a( m) ^Id=0.5*M*(W/L)*[(Vgs-Vth)^2]
  [! O! ^- [- ^& h' ~  J
5 Y: v* D7 N' n/ wVth是臨界電壓(threshold voltage)
Vt則是熱電壓(thermal voltage)
但的確Vth跟Vt都會受到溫度影響改變
網路上找半導體物理元件會有個公式如Vth=Vth0 + gamma*[sqrt(2*phi_p+Vsb) - sqrt(2*phi_p)]
裡面的phi_p就跟溫度相關

下面這篇文件就會提到Vth的部分

. J7 O$ |) S! i$ C6 w下面是整個敘述場效電晶體的

9 J% X3 G) y. v而下面則是含熱電壓的部分，可以直接看第38與39頁


希望對你有幫助

m851055

Dear card_4_girt

2 d' G: Q0 |$ E' P其實您講的我都知道。我要問的是一般在代工廠代工晶片，除了決定電壓製程外，
2 {# P* V0 P8 B7 n: e% w* J
代工廠會問耐電流要多少，一般耐電流就是指額定電流，而額定電流又與MOS面積有關，故想問
* z/ C( n/ U: s* T
其關係為何？

card_4_girt

4 f1 {# W$ _, p( k" D; f& i
我想用
- T# d# D# H4 T- I9 }& G! X5 jI(電流)=J(電流密度)*A(截面積)
8 E7 R" @* p3 t& e2 u0 s8 ]3 S這個公式來解釋吧！
  N- w) p. o, v2 I, U  N. p2 e) M

                          ↑圖一

+ K1 A6 O4 ~, a* L+ v如圖一，Source與Drain之間的通道厚度為Xc
. X6 K# ~& n- b& O5 S& x6 Z通道的寬度為W，長度為L(如果有pinch-off發生就不會跟Gate長度相同)
如果不考慮漏電流的話，一個通道內會有擴散跟漂移電流，但我想書本都是分別用電流密度Jdiff和Jdrift表示
擴散電流密度Jdiff跟濃度的梯度有關(dn/dx)，變化的方向為通道的方向(x=0:source 到x=L: drain)
漂移電流密度Jdrift則跟電場相關，電場又跟電壓與長度相關，變化方向跟通道的方向相同
7 H" b( G4 `5 a, v
所以整個通道的電流(忽略漏電流)為
I=(Jdiff+Jdrift)*Ac
通道截面積Ac=W*Xc
因此
I=(Jdiff+Jdrift)*W*Xc

所以如果今天做大元件尺寸(寬度W變大)，因為通道截面積Ac變大，能夠通過的電流I就變多
/ o$ X' G9 B! {( S9 k6 K+ U& n$ v但也因此就必須佔更多的chip空間
那有人乾脆讓通道長度L變短，這樣就不會加大Ac
( w, c! m, f) p# A. q4 ~但因為Gate面積(或Oxide面積)為Ag=W*L
所以通道變短的話，需要的Gate面積就愈少
- J  y4 }7 |# S4 k) A9 `, ^: ?  {9 M
結論就是
1 @) y  P* U  q! [8 U  s如果通道變短(L變小)，Gate面積變小，電流會變大但不會加大元件總面積
如果通道不要變短，那寬度W就要大，電流才會大，可是Gate面積、總面積就變大

0 ^7 [+ U; l- E1 H" W那你說這跟耐電流有何關係，其實說穿了耐電流指的就是在安全區域內能讓MOSFET正常工作的電流
* P6 ~" L4 u8 _  q這些區域已經考量到可以承受的最大電壓、最大溫度(可從前面回復的公式帶入計算額定值)
你可以看一下飽和區的電流
; G' z, z' H0 u: g" iId=M*(W/L)*(Vgs-Vth)^2 (不考慮通道調變)
6 [9 h# Z# @' B6 ]( l8 B* @9 s: Q! c當你增加W的時候，Gate面積就增加了，通道面積也增加了，對同樣的電流密度來說，因為區域變廣，所以可以通過的電流就比較多
) Y* ~4 o2 X( e, Z1 b當你縮短通道的長度L時，Gate面積減少，但通道截面積不變，卻也讓Id增加
只要再把安全操作區域的條件也算進去，上面的電流就是額定電流了
9 H" {: C6 N0 z0 o# W9 U% x% H+ F$ s
如果要把漏電流算進去，那就只能看你的製程了，但這時就是I=(Jdiff+Jdrift-漏電流)*Ac=(Jdiff+Jdrift-漏電流)*W*Xc了
/ N5 F. b( e  z% E9 H0 l" h如果你需要的是I=J*A以外的公式，我想我也束手無策了

card_4_girt

' Y' U/ ~; X. Y% ^7 J/ \8 Y順便一提，如果考慮通道長度調變，那Xc就不是定值
8 f4 v+ j$ {: @& R6 O至於怎麼算，就看你在Source跟Drain端量到的通道厚度來推估了
假設已知Source端(x=0)的通道厚度為Xc0
比方說
1. Drain端沒發生pinch-off，在x=L處Xc=Xd
那麼Xc(x)=Xc0-[(Xc0-Xd)*x/L]
7 A$ f$ b5 f& R( K& v% M
7 F  r2 ~9 V# T: `& w7 ]; B2. Drain端發生pinch-off，那麼表示x=L的Xc=0，而如果Source端(x=0)的Xc=Xc0
3 v! m& t' ~  g. J5 o  I0 k; R$ z那麼Xc(x)=Xc0*[1-(x/L)]

4 n6 h& L; z% `: e" q1 M) a3. 如果還沒到Drain端就發生pinch-off(在x=Lp發生且Lp<L)
. P/ q, k) }! l* k& G* U  s& Q那麼Xc(x)=Xc0*[1-(x/Lp)]

希望對你有幫助

m851055

Dear card_4_girt
+ M# _8 v6 y$ C( O感謝您的幫忙。感恩！

alienwarejian

:谢诶
谢谢