關於ucf file

handwin

最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
8 S* y) v$ v* w8 b# y但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過      
' h$ c& E3 ?6 N2 g1 q' g請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
7 y& a7 [) e. K7 Aspartan3 XC3S200 TQ208

handwin

不好意思 剛剛忘了列出  時序驗證的錯誤訊息

0 e1 B2 I  U& s  N# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
# `' J% [$ Q+ f- c# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
0 u/ m& L, I/ ?2 v#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\
0 Y& z# \! t* x. H# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\
1 r# ?* ^; a) D- o6 j1 h5 X
* \& |* V/ Y" ?0 e0 [3 \6 b0 h

% i+ P$ p: Y: s+ d* n會這樣大概是什麼原因呢?

masonchung

請確認一下自己assign 的 pin location 是否在同一個區域
, s  a/ y! {* o) g' C  {. C' A看起來是 setup time的問題

jason_lin

最好是把UCF file貼上來看看^^
這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.
5 m7 ?6 t! H7 q, x/ f2 t

handwin

謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了
' [8 P0 i  u/ H  R5 ^
但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題
* N7 f1 _  ~+ N* `! h
不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing

& o; u8 A( }+ R1 vconstraint  我的ucf如下

) p& Y* W; T4 K% e& u, r#PACE: Start of Constraints generated by PACE

#PACE: Start of PACE I/O Pin Assignments
1 k5 L1 n- l; `NET "CLK"  LOC = "P155"  ;
NET "CLK_N"  LOC = "P149"  ;
$ r: g' l6 ?' kNET "CLK_P"  LOC = "P147"  ;
NET "RESET_B"  LOC = "P152"  ;
NET "RST"  LOC = "P144"  ;
3 h/ Y( K5 O, v; ^NET "STV"  LOC = "P141"  ;

! Y( o  k$ i# p; ]2 b" H#PACE: Start of PACE Area Constraints

! ?0 p* B8 R, _2 D# G#PACE: Start of PACE Prohibit Constraints

8 q! i' \3 k& F9 a* B* x#PACE: End of Constraints generated by PACE

5 P$ I7 F" G8 h) `; e順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
                                                                                                                                    
6 f+ T. I& V2 }+ |謝謝
2 m& h8 L6 m1 c
[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]

handwin

不好意思     忘了po xc3s200上  我assign的腳位了

#PACE: Start of Constraints generated by PACE

) x( I* [/ ~  s0 O) }6 F" N& r#PACE: Start of PACE I/O Pin Assignments
1 R8 W$ Z- p( I5 MNET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
NET "CLK_P"  LOC = "P96"  ;
NET "RESET_B"  LOC = "P104"  ;
NET "RST"  LOC = "P100"  ;
# Q+ f) T7 I0 Q) |' DNET "STV"  LOC = "P99"  ;

#PACE: Start of PACE Area Constraints

) n$ `4 Z  _" T# ]. S. S, [2 M#PACE: Start of PACE Prohibit Constraints

' F7 q  d+ S1 n! U#PACE: End of Constraints generated by PACE

handwin

不好意思     忘了po xc3s200上  我assign的腳位了

#PACE: Start of Constraints generated by PACE
& T2 @' K" M- n2 p
#PACE: Start of PACE I/O Pin Assignments
NET "CLK"  LOC = "P105"  ;
3 C* n* i7 z  U$ y, QNET "CLK_N"  LOC = "P97"  ;
! P, |4 v4 |. A1 y4 MNET "CLK_P"  LOC = "P96"  ;
NET "RESET_B"  LOC = "P104"  ;
NET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;

# t; `1 N+ m9 C1 f4 f; n: E#PACE: Start of PACE Area Constraints
+ T5 }9 q: Z& e0 w; O6 n  c" `
#PACE: Start of PACE Prohibit Constraints

#PACE: End of Constraints generated by PACE