|
各位先進大家好,在進行編譯前我想先連結Xilinx的元件庫路徑如下 C:\Xilinx\verilog\src\simprims 然後再進行編譯2 W' E2 V0 J& ]
所以我該在下列註解列內 怎麼寫才能自動連結到該元件庫
* e( a3 j+ C% G; ^+ Yquit -sim
9 G9 G8 j+ e" }3 a7 O+ M! F- ecd D:/QUEUERAM
, b3 e: H. [7 I& Q+ p9 B6 U--do run.do2 L; W- n9 M6 r
# N! ]- {0 z1 n d; x$ t4 N4 m% U
vlib work. E' N0 p( T2 y( {
vmap work work
% h4 z! b3 q" `1 b, ?( X2 j* n( f
//*****************
/ G7 M. e V' V8 C, ~2 x4 q+ hC:/Xilinx/verilog/src/simprims7 E3 H) T* Y2 F- _% I; Q( `2 {
1 E: \: V3 S" N
******************//, ^2 z( f3 B2 \8 d: N7 ]/ c
vlog QUEUERAM.v- s: g5 X: ~' \: T$ s6 m
vlog Queue_By_RAM_timesim.v
' f+ X1 M" C) nvlog testbench_QUEUERAM.v
5 U. z( u2 w) m" Y. f% f% z# ^ J: d7 j z( o2 L8 M
vsim work.t work.glbl- ~* D, o5 T6 A9 p. S( Y1 o
/ Q- w* ], Z' H--add wave *. j- S# E% @, V& F- e9 Y4 n
( V" O C/ P! U# q& `1 `$ Krun -all
) Y# M% [$ {9 C: p7 O7 }3 F5 i& O% a$ ^
2 z8 I9 I1 n2 m' q( ?8 u0 J) O
" p$ ~% s4 @/ m, e( }9 a4 `& e5 [& U& z/ Y$ m$ R+ J/ U" B
麻煩大家了,謝謝 |
|