CIC類比IC競賽決賽-電路除錯求救

tp6djpzj4

今年參加CIC競賽決賽遇到一些問題，想請教專家意見。
% G% }+ O; _5 k3 }4 j; a6 i, F            
這是今年決賽的電路圖，為6bit log DAC，使用0.35um製成，工作電壓3.3v。
初始時會對63C充電至2v，再利用C減少63C儲存的電荷，最後用Buffer輸出。

; C6 I3 `" j9 l
/ V4 V3 [/ ^1 D              
這是時序圖，CLKb為CLK的反相訊號。
5 r" Z8 `5 r: _參數規格要求DNL<0.5 LSB，在比賽時確認有達到標準，但成績公布時DNL參數卻大於0.5 LSB。
# p0 }# U, e1 C* i, m以下是成績複查的結果
' t# W" ?% Z, J8 I) v; u! g+ V# D# P* Q         
在63個DNL數值中，前62個都正常，但為什麼在最後一點突然超標，
1 O/ C( ]. Z; W2 U, h% G實在想不出哪裡出錯，拜託各位專家高手替我找出問題。

  H; f/ K6 A4 K9 g4 H
) X7 }& \  s0 `, ]1 v% ^3 J
: F+ f5 Y: M) `& k/ v5 n) {' c

fordayever

如果確認63C及C charge sharing的結果都符合預期
% s# I) Q. o- @可以看看Output buffer的input range足夠嗎?

YMCK

想請問樓主是比full custom的嗎