layout到快沒信心了~

ynru12

最近接一個adc的案子，從去年的25日，弄到現在，都還沒弄好
& ]! E  S3 \; G3 I+ n4 \, e弄到現在光是看到layout，就很頭痛。雖然各個block都有，也都修改好了，但是當初做的人
+ _5 c7 e' L* q8 p卻是東拆西拆的，雖然各block有8成的完好度，但是東拆西拆的電路，卻是雜散的，找地方放。
弄到現在真的是越做越沒信心，心情越做越 down。更慘的是tapeout日子都快到了。
4 n/ D9 c( c5 Y8 Y7 E) O& l
想請問一下，如果各位前輩們，如果接手的案子中，如果是像這樣子layout的各block只有八成的完好度的話
你們會怎樣做?? 整個floor plan的擺放位置，跟前一個adc又不同的話，你們又會怎處理??

wiwi111

1散的block 重做會比較快,不然你trace 出電路時時間就會花很久.
2做出後再給designer PEX 去post-sim 就可以.

小朱仔

接別人的如果電路小我會重新Layout
如果是大電路那只好硬著頭皮做囉~~

加油~~

Helena67

回復 1# ynru12


    Hello~我可以了解你的感受~但是請您加油支持下去~等到結束後~你的能力會更上一成的~努力會有代價的~我前年也有碰到類似的問題~那時以為自己快撐不下去了~還好我師傅有在旁邊~我們就一邊做一邊"暗"
, A$ h4 k4 u) N; ^2 e的做完~做完後~真的覺得有跟以前的自己不同~現在我雖然不是很厲害~但是~加油~咬著牙~撐過~加油喔~

bbgangan

回復 1# ynru12

加油阿! 撐過去就開心了!!

zg8312

一定要有耐心，总会过去的。平静的心最重要！

jkchien

回復 1# ynru12
: o. N# g( z9 k" A
9 C8 \$ s8 C7 [$ x! [
8 |. E/ J2 g# I8 y& ^3 _/ e+ W    佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify。如果有他人幫忙也要盡可能自己完成才會有真正的體驗。
承接案子有兩種，一種是完整專案晶片，你可以憑藉經驗和電路設計觀念去做好floor plan，再開始你的佈局。另外一種是承攬外包案，客戶會給予舊的參考檔案，也許會提供floor plan
你只須做好佈局即可。
: N& E; r! ^. V7 ^! u' I* ^  A但是大多數的案子都需要進行佈局最佳化，以期獲得較小的佈局面積來降低成本，所以會將大部分的重要電路集中佈局，比較不重要的電路就會拆開找空間放。大部分Fully Layout會是如此。要知道電路如何拆解就需要了解電路設計，可惜大部分的Layout engineers 欠缺電路設計觀念，甚至對製程技術也非常陌生，因此只是按照過去或是別人的圖形參考與複製。當遇到不同電路和floor plan時就會漫無目標，並且想要用抄襲方式去進行佈局，如此就會需要了解哪些電路被切割移動到其他地方，這會讓你花非常多的時間在了解他人的佈局，因此進度嚴重落後降低工作效率，在時間壓力下，會覺得無力感。

/ K+ M) O) G, N6 v2 Y) U% R0 A! c這樣看來似乎是承接專業能力與經驗不足以解決的案子，這是成長的機會，可以藉由他人的協助，自修或是進修，建議找專案經驗豐富的人協助，並且瞭解佈局設計原理
1 @9 W5 K. r* d' q  }. V切記！年資不等同於經驗，有些人做了很長的時間卻僅有個位數的專案經驗，有些人速度快，短短幾年就有幾十顆佈局專案經驗，佈局最不好的行為就是對著螢幕發呆，如果工作是沒有章法，那麼就會亂成一團。
5 M0 I! a7 o7 L8 e1 Y8 V5 a5 l
ADC是很簡單的電路元件，應該不需要10個工作日就可以完成，如果有空可以用原電路圖，進行不同條件的佈局，就可以累積更多經驗
' C  s, o" `; f0 ^% D* V- R也請小心ADC有位元的問題，只要沒有處理好佈局，恐怕會有1~2位元無法正常動作。
5 ~6 {8 ~8 {% i
0 ^+ k5 @, Q" U4 s& g簡老師

semico_ljj

分享的不错。。。

childebaby

這個分享 很實在 ...
"佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify"

jacky_123

加油!撐過就是你的~經驗是靠typeout的多寡.

cooky0818

) F0 g6 B: z& ]! M! v. v- x# p
0 T. n1 `: v" Z7 V( F2 I加油!撐過去喔...
1 @% z. b8 K& f& E+ b* }
3 l7 G' Z2 T: K# p! Blayout常常會遇到修改其他人的block
& e2 p: y$ [0 e
定下心來...一件一件事情分開處理....
0 g) l# ]  L. j& A
# X! a& }( V1 r加油...

yuya

我現在也是新手菜鳥~
現在都是接修改的IP居多,
8 n; Z6 n6 ~+ s5 H現在就遇到散的~要修改又要新增device~
$ J# J% I, `3 W4 |  J9 U呼~只能靜下心來了解他的電路分布再進行下一步嚕~
現在的我正在努理累積經驗中!!
; S" ?* y0 b' b6 T( W: l% U; n+ U希望哪天能讀當ㄧ面嚕!!

yuany

+ Z) D; U. M, k. m
+ U- y0 ~' ^' ~( @6 n5 Q4 i+ F关键是你的心态问题啦~~~
* K1 j% [7 K' D- ^在连线的时候不要想太多~~也不要去想什么时候tapout
7 z* L" _( \+ }& Y因为你想的越多，浪费的时间也越多~~

: A; n0 v: H. }5 c另外开心你也得画完,不开心你也得画完，你觉得怎么选择会好一点呢！

freeson

加油加油! 先從subckt開始...從小的部分驗證...做一些DRC/LVS先求對~ 再去壓一些面積或效能去求好!
" `# R0 ~% ~- M! e8 Y- [相信一定能慢慢做完whole chip! ^^"

bernie820

如果是我
8 E2 P- M( G! L& g' K0 Q4 n8 Q4 v$ c
我會先把原始的佈局看一次

然後重lay!

因為不是自己畫的
& }. W% d- `3 u8 ?. s) O" e會很沒有感覺...
只會越做越糟!
, {$ S  Z3 E/ w2 @! A: ^然後就是浪費時間!
最後還弄錯!
2 x) X! V8 o) o& G1 c9 Z0 U
; {* _8 ?' P$ _不如一次搞好
1 X$ |. p% K" G* R6 {$ M自己重來
# y* t: |4 c& }這樣一來
就算rd要改善電路
' o, ]( x! f- Y) a你也可以馬上知道改何處!

bigputin9527

真的 最近接觸到的都是修改block 本來也有點不知所措

看了大家的建議 希望我也能馬上進入狀況

592gigi

大家一起加油吧，我感觉静下心来就好了

qdicc

淡定。淡定。淡定。淡定。淡定。淡定。

A52030999

先RUN各個BLOCK...看缺那些~
: F& T! U0 z& \8 W若槁不出頭緒就把整顆CHIP丟下去RUN...

ad65b

恩 最近也在學layout  想到頭腦快爆炸了
' O$ J4 K# u: N: O* T/ H
加油吧