有關ERC的錯誤問題

dan_chung_89

請問一下當ERC 出現"Gate with no path to labeled net." 錯誤訊息，是哪一方面的錯誤。

bowbow99

代表poly 沒接到東西!
- A, R$ o$ B0 L如果是這樣!LVS應該不會過才對！

如果RD說要放poly當成Dummy來使用！
, h# T/ l0 X, Z就請RD來決定要忽略錯誤還是不要放poly當Dummy！

dan_chung_89

HIGHLIGHT出現的地方是在IO上的MOS電容
PMOS的Gate接到VSS
* I% a) l4 ~% ?0 y* \* R* F: UNMOS的Gate接到VDD
3 r* H+ z" {( R+ m但在MACRO電路上所使用的MOS電容卻不在這ERROR裡
$ o4 G3 [& J- A; v) B不明白差異點為何，謝謝。

l690527

都有接上
那看看 是不是  command  file
ERC  check  的 power ground  沒給
還是定義上的問題
沒碰過  等高手~

bbok7979

M1         2         VINP         1         1         1
8 f1 U4 u9 u' [7 M( D2 RM2          3         VINN         1         1        
# m: ], K+ ]& |$ IM11         1        VBIAS1        AVDD        AVDD       
                   .
                   .
                   .
  H- [4 [, R. M) k0 R                   .
5 l( S7 g; D1 K2 m* T& J3 c; v2 f                   .
7 n: K, I$ ?# K1 L* H* ~. EM7        VOUTN        VBIAS2        4        4       
M8        VOUTP        VBIAS2        5        5       
M9        4        VBIAS1        AVDD        AVDD       
M10        5        VBIAS1        AVDD        AVDD       
/ H( {7 l9 N* X. K! S2 w( C- J1 g
$ s$ p+ N7 i) r0 j, E電位始終都錯在 M1 M2 M7 M8 這些cell = =?
; {3 ?2 g0 ]2 }/ {3 J麻煩大大指點迷津

GGUANG

ERC  check  定義上的問題

blackcorrupt

給五樓 LVS command file 搜尋 VARIABLE POWERVAR 在後面宣告你有錯誤的電位即可