Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。
" [% f, N' ^" i2 e2 [$ u
' j9 _! P$ x1 }5 V8 O7 s/ C1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
; ~1 g9 p. q. E; F, O( v7 |9 T% b
2)A 16-bit Ladner-Fischer adder.

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來

; u, _/ k. T' g1 l# u0 `1 S' q: F[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]

johndoedie

先了解實際電路才有辦法實現
* \& u7 E$ Y) ]5 y
8 W5 m0 Z& w! o8 R/ z推薦以下兩本
2 s' i  w, e9 p6 N
% C! e, E0 v* aComputer Arithmetic: Algorithms and Hardware Designs
by Behtooz Parhami

3 i- S! p* B  C. i  ~Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter