|
2#
樓主 |
發表於 2008-12-16 11:56:23
|
只看該作者
第一部分:計畫概述及第一批推動項目說明, k0 M3 h6 E) ~8 y/ H' g
一、計畫概述:
" N" m" X6 l6 ]3 c* X本計畫目的在於鼓勵企業從事更「深層次」與「前瞻性」的研發活動,開發未來5年後可符合市場需求的產品或技術,使我國以原創性與領導型技術,創造新興產業、創新產品或新創事業,並藉由引導企業進行探索性前瞻研發活動之過程,建構我國產業長期前瞻研發的文化與環境,進而全面提升我國產業競爭力,使台灣成為全球具影響力的關鍵角色。
0 P6 D9 W# e0 K# |/ |$ `, n
' j" R+ M$ b; j& N$ k4 h二、第一批推動項目:7 p" j" ?: x- V Y1 g; _# L
5 i+ s9 _0 t* c+ V3 J% A4 b; w# p
(一)高度整合晶片技術:須說明研提計畫之關鍵核心技術與領導廠商比較其創新之處,提出現階段技術挑戰及技術突破與未來競爭優勢。研提計畫內容僅限下列5項技術項目。3 V/ ^% y3 ~7 E! S
" @7 P' d1 n4 q
(1)低耗能晶片技術8 g3 O0 K7 t9 s0 @7 Y
在個別應用領域中(如手機、NB…等)之IC供應電壓Power supply voltage或消耗功率Power Consumption等低耗能晶片之相關參數,與國際同類型應用領域之同型元件比較同等或具相對優勢。3 i8 T. z# o o3 q: Q+ r
& v; {' Z D+ W, A. ](2)無線通訊技術" h. f h a/ w
採用CMOS RF製程的新世代無線通訊之主動式射頻元件或功率放大器,並符合該產品之最新正式標準規格。
6 y# R+ |- S" U
% ?3 x2 M5 @$ _(3)SoC設計技術4 a& n c. _8 l+ ^
SoC設計技術之整合功能必須包含Logic、Memory、Analog、multi-core(多核心處理器)等元件,邏輯元件(Logic)採用新進製程之SoC設計,Memory、Analog、multi-core(多核心處理器)等其他元件不限定,而Analog須包含RF及電源管理。6 O9 Y/ V% p0 {- A
5 o1 Z# K7 m# @4 R
(4)晶片堆疊封裝技術
0 b# Z- |4 E5 `( v3 Q' t: D晶片堆疊封裝技術能促使Memory容量倍增,或整合不同功能元件(例如Logic+Memory+RF+微元件Micro.)之晶片堆疊封裝技術,並說明其採用之封裝形式(如SiP、PoP…等)及內部接連技術(如打線接合、矽通孔…等)。
7 P* ?8 v9 \1 ?- [8 U5 y4 R& _1 d; d5 f" _- A
(5)異質整合封裝技術
/ Z/ o; X" l. h1 \# ]6 i5 p/ }應包含資料處理電路(例如MPU或DSP等)、控制與訊號感測電路(例如MCU或Logic等)、記憶體(Memory)及無線通訊電路,並至少包含MEMS、光學元件或Bio之異質整合封裝。 |
|