current steering DAC

skyblue

想請教有關current steering dac的問題
5 p4 n- C+ Y$ n- r" }& h電路中有用到current cell
i流到開關兩邊選一路流，分別為iout 與 _iout

iout為最後的電流總和接到外部去用外阻等效為 75//75 =37.5
+ ]# j5 F3 A' M. M
那麼我想請問的是 _iout內部一定要匹配嗎
! B0 x3 t+ f! B# O  `# r是否一定要在內部或外部掛上一個等效為 37.5的電阻
能否省掉此電阻直接將開關接地
7 v6 U! J* i2 ?3 v7 z, D$ r; `這樣會有什麼問題發生呢

請各位回答一下
2 K, z6 T/ R- @- m9 g2 d* w謝謝

xiaoxianzai

你好 我最近也在看关于电流舵的DAC  想做个14位的 有些问题不是很明白 可以和你交流下吗
! O8 v, E. o5 J( C$ H我的邮箱：gzxian@qq.com

finster

原帖由 skyblue 於 2008-12-25 05:40 PM 發表
想請教有關current steering dac的問題
電路中有用到current cell
i流到開關兩邊選一路流，分別為iout 與 _iout

iout為最後的電流總和接到外部去用外阻等效為 75//75 =37.5
' O% L( p( M. ^( ?6 S
  T% Y  ~. f, ^; g那麼我想請問的是 _iout內部一定要 ...

+ Z% Z4 e& d2 v% x) q! k' I; h

_iout不行直接透過switch接到地
iout和_iout一定要有一個電阻,而這個電阻可以是在chip內部或者只有外部電阻皆可
另外,如果你只有設計單邊,那對noise的抗雜訊能力會不好,建議你是differential output會比較OK,雖然會多一個電阻,但performance會有更好的提昇

monkeybad

是的 如Finster大說的 兩邊最好是要對稱 不然一邊有掛電阻 一邊沒有掛電阻
這樣對類比電路來講比較不好 電路對稱的話 一些noise或是非理想效應可以藉由差動對來消除共模的部分

naliga

請教一下版大，所謂非對稱造成的 NOISE 是指什麼型態的 NOISE 呢

liangshangquan

回答樓上的,MOS管的熱noise,flick noise,以及switch控制clk的noise 耦合
current steering dac本身就是差分輸出,外接res以減小共模noise之干擾

naliga

請問一下 L 大 這種 Noise 在模擬上看的出來嗎？
因為我有掛 dummy 電阻 和 沒有掛模擬上似乎看不出差異
2 N4 M' h7 \6 i! A8 n8 L此外，想請教輸出之電阻是掛在 PAD 之外的
而為了不拉出額外的 PIN 腳，因此會將 dummy 電阻 做在 ic 內部
% i- l  J/ L+ f3 j$ h% h0 S; K# g! x那麼勢必會有很嚴重的 mismatch
這樣加與不加的差別大嗎？
煩請 版大 與 L大 解感，謝謝

liangshangquan

那個外掛的電阻不是dummy電阻，dac輸入全0時，差分輸出分別為0和i*r；全1輸入，輸出為i*r和0
- o6 u: Z1 y2 j, H: G( z一般都會在pad上外掛電阻方便調節輸出電壓大小，如果都做在内部要注意match和預留metal option
開關諧波與noise耦合可以在FFT結果觀察，mos的noise需要做noise分析來看

zhuxiaoqiong

我觉得这个作为load的电阻没有必要做在片内吧。
电流舵结构可以调节输出电流大小，比如在1mA—2mA范围内，而电流—电压的转换是用这个负载电阻来完成的。
- K$ I7 |) J7 w' U( E! ?输出电压需要多大，这要看DAC芯片的应用要求。
这个电阻做在片内，一则不好调节大小，二则可能process的偏差会使match变差。