Duty Cycle Corrector circuit

monkeybad

之前在做PLL時, 為了能達到50% duty cycle的clock, 我把VCO頻率震兩倍在除頻下來
3 P0 `9 b. p9 _+ ^  S就可以達到50% duty cycle, 但是總覺得這樣做好像很浪費power
所以就參考了一些有關duty cycle corrector的paper, 電路自己再稍微改良一下, 相關電路如下
給大家參考看看
% b. s/ f) P; c: m) w# I2 Z
7 x0 s  O, ]8 H' z* K* }  \+ u電路並不算複雜, 但是仍可達到調整的功能
主要運作原理是先把CKIN除以2得到CKIN/2
* \2 z0 E4 G7 V: r2 ?3 {' H再用VCDL產生一個delay的CKIN/2, 然後跟CKIN/2做一些邏輯運算得到CKOUT
Inverter掛個電容是一個duty cycle to voltage電路
用兩個反向的duty cycle to voltage電路產生一對差動電壓接到OP產生Vctrl
OP用簡單的一階放大器就可以了, 外面再掛個電容再濾波一下使Vctrl ripple更小一點
! v! l# a( D$ d) C+ ?9 _然後Vctrl再接回去VCDL的控制電壓上
( z* V- C6 I+ F+ ~7 b- CVCDL: Voltage Controlled Delay Cell
! S8 d( p; D8 N, s
主要參考這篇paper:
S.Karthikeyan, "Clock duty cycle adjuster circuit for switched capacitor circuits"

非常非常省電 我只用了約240uW左右(CKIN約500MHz)
$ z4 s7 W8 |( t/ t: |
9 r+ a/ Q! _" T' \0 h! a2 n- y[ 本帖最後由 monkeybad 於 2008-5-7 08:50 PM 編輯 ]

shaq

Oh! man!
( r, p) e% d( E$ m
6 ^& b0 ?! x. ]- _) DThat's what I'm looking for!!!!!
; t* r& n9 O& K/ F/ P8 oThanks so much!!!!

kevin

圖中CKIN除以2得到CKIN/2 不是已經是50% duty cycle了嗎?

kevin

sorry,你目的是要得到CKIN的frequency,不是CKIN/2,
如果是這樣,comparator一端以fixed reference voltage來作比較,會較有彈性,duty cycle可以由外來改變,且duty cycle比較準.

cicer

very good,thanks!!!!!!!!!!!!!!!!!


可以说是VCO和PWM思想的结合

hitxiaojun

very good!如同甘露降临!我不断学习,不断前进!thanks!

staplerli

Very Good!!!!!!!!!!!!!!!!!!!!!!!!!!!

mixsignal

真的很不错啊，不过觉得有点复杂。有没有更简单的办法呢？？？？？？