關於下線的問題

levimax520

近期可能要下教育性晶片，但是看到教育性申請須知與說明上頭寫了一段話

- b* W  `# o& f7 Z' `5 ?  k( d5 G6. 繳交檔案及資料：
: x2 f" ^9 b( ]; t" v申請人必須於申請截止日P.M.17:00前完成下列1) 至3)項，繳交資料不全者、逾期者皆不受理。
8 s5 R0 {% r2 b6 R) G- i) n5 J1) 請ftp 技術資料：
[1] 佈局檔
[2] 佈局驗證結果檔(DRC、LVS或Apollo驗證結果檔)
[3] Tapeout Review Form。
- b5 q' ?% D3 |1 p7 _註1：不可使用cell library。
. @4 m& }, Q, M) f- l: [註2：佈局檔案上傳完後請上傳「OK」檔，以檢查上傳佈局檔是否無誤，並至晶片上傳檢查系統網
6 D: I$ N- r7 D0 t, p5 W+ l- a頁: “http://www2.cic.org.tw/~shuttle/chipworks/ ”以確認申請是否成功(若網頁上無其上傳資訊者,
視同無申請)。

5 z! I/ K5 n* h6 I* `8 X+ c紅色的部分還不太懂它的意思，是說不能用tf檔裡面的cell，還是連自己畫的cell都不能叫出來用?
麻煩幫我解答....

levimax520

前輩可以幫忙解答嗎
6 W( E5 L/ k9 E4 c* }, V$ W3 V
真的很急...

e75725

是指不能用標準元件庫 (Standard Cell Library)
用全客戶方式去下線就對了

shangyi

意思就是所有電路 包括邏輯閘都要自己畫就是了
full customs bottom up design

levimax520

非常感謝~~~~你們的解答

) u3 Q! I" Z! r5 p那自己畫的CELL可以叫出來用嗎?

shangyi

自己畫的當然可以
它的cell是指 CIC 或TSMC幫你做好的cell
因為是教育性晶片...chip size跟gate counts 都不會太大
所以他希望學生全都自己動手
PADs 則可以使用TSMC或工研院提供的cell
1 V$ I- c% J- x1 i! X  A+ l+ b$ j6 d只是不能違反它的命名規則
前瞻性晶片就可使用cell library 而且面積沒限制

levimax520

回復 6# shangyi
; A/ }* }8 r/ S
7 P& ~: Z! o7 f$ F7 y" ~恩~我了解了~~~非常感謝前輩的指導

jacky_123

原來是這樣~~了解 又多學一件事