buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。
, L) h- \' O4 B% g
* `- O; D6 v  z; e

以下是 LDO 的相關討論:
  A6 C$ d$ `+ Y1 `( C) B$ YLow Drop-Out Voltage Regulators
Rincon-Mora 《Analog IC Design with LDOs》
& G3 E' j% G) l% m1 l( F% [PMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
. ~" {* `" U6 t) PDesign of High-Performance Voltage Regulators
- |: {+ T! P! [6 E7 l. S" S2 l; @?教有?LDO的??
. i0 N3 z; H& C) LLDO DC-DC分壓電阻的疑問(等比例的差異!?)
6 d$ s% d5 N- f" k' NLDO??
高?LDO ????！

2 L$ X& \7 Q9 ]" B  g4 P
$ [  @" _! }" ^- S. x! Q" P9 h[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教

alab307

1. 如果你設計的Buck是可以開100% duty的話
    根本不用檢測, 因為switch自動會全開
0 m7 b' j2 p3 ^- q( a4 X2. 這樣子輸入電壓會經過電感才到輸出, No Good
3. 可以用看FB, FB一直不夠的話就切到LDO mode
# G& e9 ]% ~( T% n3 V& E4 y8 u4. 此討論比較適合"電源管理討論區"