記憶體的迷思

w10789173

最近我被要求設計一顆的控制chip,其中裡面有RAM來暫存控制的指令
8 L% ^0 {7 A! {$ n! s
- H$ p8 L7 B) ~% ?- d# c但是蠻多的問題困擾著我,先說記憶體好了,要求RAM的基本架構如附圖

但是用VDHL直接寫一個8 X 64的記憶體是很簡單的一件事,我不是很了解為什麼

不直接用VHDL陣列方式寫一個RAM,為何要被要求先設計一個D-latch然後使用
. S! l3 `! D6 n; i) X- @8 O
/ Q: B3 h) G' O0 x3 R) lport map的方式,再用generate語法成8 X 8個,然後設計column decoder與row decoder
3 Z# Y2 N! |4 l+ n8 {5 h% X, W+ E' v
9 a# |0 d1 k( |, h, W, d,對我而言,這是一個笨方法,有點土法煉鋼,但是我不是很懂這兩種作法的差異...

有哪位大大可以指導我嗎?我將非常的感謝...

yhchang

我的想法是
如果你用VHDL陣列的方式做MEMORY
那就是純粹的 software access
而不是 hardware access
9 L$ `# `% x9 [% h/ O% \% `, j3 `) |
  M. \& p" W( E3 T1 d你有一個Memory array  但是你如果想要順利的讀寫它
首先 Controller 就要讀入 正確的 row address
column address,  還要讀入正確的 Command
  Q  D( S0 W$ f4 F/ F- c$ N: L這時候就需要Row decoder 與 Column Decoder的電路
- X# c, {( l9 q) S; i5 k才能夠解到 正確的那一個位置
& |3 c) A8 O% D/ o( ]+ x/ z3 k3 X這些 controller 電路與 Decoder 電路 都不可能在短期間內運算完

其次 Memory Array 如果只是 64X8 那還算小
6 }2 f1 z. y0 O# b$ _4 D如果是 512K  16M , 256M ....etc 那就是一個巨大的Loading
一條運送 讀寫Data 的 Line 會看到很重的負載
& G) D7 u$ x. a* f1 r; v+ q
從Memory Cell 讀出來的訊號 會跟電子學的 Small signal 一樣小
所以Memory Array中處處還得有 Sense Amp. 的電路存在
! O+ S; b. Z# `9 h& i才可以把小訊號放大成完整的 0與1 送到 XIO端
3 l) H9 J' p* i2 l& EData 從sensing到訊號夠大到 運送到XIO PAD的過程同樣也需要花費一些時間.

寫那麼多只是想說明
, a' O( O% [+ z' W" T$ kVHDL 與 Verilog 都是硬體描述語言
; w6 v& R6 w4 [: L$ O所以Memory 裡面當然要包含 Decoder電路  控制電路 甚至是電源供應的電路
8 `- \2 d% W- Y9 I2 Q) H+ F: |並不是單純的軟體 N-Dimension 陣列,  可以用很快的速度去 Access 或Write  它.

$ M1 P' r/ r7 Y1 a" c; [# s1 `[ 本帖最後由 yhchang 於 2008-2-10 06:12 PM 編輯 ]

aiken

The answer is...you are now simulating a Hardware....but not software.
! M! y' g7 O  W$ s9 Y; ~) n+ v2 [Software only see the "function"
, Q  U+ V8 ^1 A6 Z& FHardware need to see Timing and function.
( z. l- S0 c5 z6 {
If you use HDL's memory array, then your tools will help you design what they thinks is good for them...but not for your design..
& y( Y' T5 ]* X, ]% E# oThe result is ...the may make a very "stupid" design for you.
1 T: }# }# \! t, |& C8 \E.g..you can use A*B to do the operation or you write your rtl code to make your fast multipler.
, o( l( g7 s. UThat's the difference between computer Sci and computere engineer

tommywgt

我想...
4 k+ k1 Y3 L0 n; p- W" v
& V- _9 w6 _/ ^8 L7 |, ?寫成獨立的module是為了彈性
9 m3 z) n6 R. s- E6 |
用D-latch寫是為了將來:
1) 做成ASIC時, 體積比較小
2) 如果需要大一點的RAM block時, 可以用RAM marco, 這時如果你的code相容性夠的話, 將來遇到時就好處理了