Sigma-Delta Modulator feedback coefficient

milvus

想請教各位前輩，如何實現Sigma-Delta Modulator 的 feedback係數

由附件的paper中，提出如何補償CT-SDM的方法
4 l$ }5 D3 h0 f! E在Quantizer前端，額外增加了一條feedback達到補償的作用
. ~$ x5 K8 W0 F7 H  F( A- m0 h1 H' Y
[Q1]
目前狀況是已經計算出我們系統所需的係數，並且以MATLAB模擬完成
$ M. x/ M8 z. O3 {* X- S但是在實際作HSPICE電路時，卻不曉得該如何去實現feedback係數   
8 E$ R; Y  s8 I9 Z& e1 z8 L附圖1&2：以ActiveRC積分器的係數來說，1/RC=k *Fs；而current mode DAC要如何去實現feedback係數，又如果是voltage mode DAC呢？

5 j% F: ]3 t5 v( p& _* w[Q2]
另外，係數作 normalization 的原因和方法又是什麼呢？
& Z2 _' k" }- a# ^$ v# ?# u( l9 x* F
--
, f8 q, i- a9 b- l  y4 P; J+ a初次發言，問題很多，麻煩前輩們多多指教
0 N9 O( Q+ e  G: H5 f+ o, N( A

diabol

你是要做產品的工程師，還是要做畢業論文的研究生
    因為CIFB這個架構有點耗電耶……  當然如果你是要用來畢業的話…就沒差
    DAC current feedback 要看feedback電容有多大  
" A$ k. Y- ~% P) M& T1 R! D         voltage feedback 要先串電阻到 op input
   係數是在simulink時就決定的吧~~  取法見仁見智~  不過我都是儘量取"有數值比"   
   到時用unit-cell match 特性會比較好
5 L* H& l0 j! {: h5 ]2 G8 N7 S    normalized 是要看你的clock是多少

diabol

最後一級用comparator，用IDAC feedback 會有問題
5 E8 Z& R8 d: g# x在matlab simulink沒有發現嗎？

milvus

原帖由 <i>diabol</i> 於 2008-8-29 06:21 PM 發表 <a href="http://www.chip123.com/phpBB/redirect.php?goto=findpost&pid=69560&ptid=15351" target="_blank"><img src="http://www.chip123.com/phpBB/images/common/back.gif" border="0"   alt="" /></a><br />
你是要做產品的工程師，還是要做畢業論文的研究生<br />
    因為CIFB這個架構有點耗電耶……  當然如果你是要用來畢業的話…就沒差<br />
    DAC current feedback 要看feedback電容有多大  <br />
         voltage feedback 要先 ...

<br />

% J/ H! E/ z9 p目前只是個做專題的大學生而已 =)
. t* ]# G/ ^4 @6 B" p為了使用第一篇附件提出的 excess loop delay 補償方法，我們採用了CIFB回授架構。
+ x8 A$ {0 I* P% z( H4 z. L
若是用voltage mode DAC需要接上一個 Rdac 至 積分器前端，而問題在於這顆Rdac的數值該取多少？ 是1 / C*Rdac = k * fs ？  (k 為回授係數、C為積分器電容)
另外，DAC的 Vref+ & Vref- ，而這個電壓值是可以隨意設的嗎？

normalize的部分是否有可供參考的呢？
: n; {1 j. K( z目前Clock 50MHz o_o;

[ 本帖最後由 milvus 於 2008-8-29 06:49 PM 編輯 ]

milvus

原帖由 <i>diabol</i> 於 2008-8-29 06:30 PM 發表 <a href="http://www.chip123.com/phpBB/redirect.php?goto=findpost&pid=69566&ptid=15351" target="_blank"><img src="http://www.chip123.com/phpBB/images/common/back.gif" border="0"   alt="" /></a><br />
1 N/ i5 l3 _( y& P7 f最後一級用comparator，用IDAC feedback 會有問題<br />
在matlab simulink沒有發現嗎？

<br />
$ v( x: c& s4 t, _
+ T5 C2 y! Y7 \4 m在matlab simulink時，只有考慮到迴路延遲的狀況
3 S- a0 e( |( M- S: ]7 K6 h+ C至於是否為IDAC，則沒有加以考量 =(
5 Q  @2 L" _! x, H1 x$ j$ k2 t( N
目前電路架構是
Continuous-Time的 Sigma Delta，使用 Active-RC 積分器，以及 1bit 的 Comparator
均為voltage-to-voltage...
: \/ ~2 Q& d6 X) J
. v: }% N7 y* s' l7 H為了做那條feedback補償，傷透腦筋

[ 本帖最後由 milvus 於 2008-8-29 06:55 PM 編輯 ]

diabol

做專題就簡單了   
  feedback 係數我也搞很久
; E6 }, e8 b$ j4 z# |- ]/ p% D  因為simulink裡的model是single ended的，但是我跑hspice
' U9 h) A6 _) a  是用fully differential model，係數還要做修正
  不然就會"爆掉"  
. W0 ~1 d9 n7 T
) ~: G; f3 Z1 H3 c# T* Z; i1. 你用hspice寫跑模擬  都是用實體電路了嗎？ 還是 model？
$ y' h! B  m- {# }- X9 q+ O    每個 op 的 swing 有多大  gain有多大
    comparator切換位準是幾伏？
0 A  y1 h) r$ M( `$ ]    comparator到DAC之間沒有latch做delay？
    dac 給己知訊號，輸出是幾伏？
/ m1 ]# o! p4 k* B5 F  }    請先確定模擬確定你每一個元件(op，adc，dac)
7 Q- X( Q! ?' l+ W& w9 T    都是正確無誤

2 {5 W/ i, t& ?$ `. r2. Rfbk 與 op 前面的電阻、voltage output DAC 的swing有關係，
    建議先用transient 看每一個節點，你會比較有感覺

( R5 F2 `( h5 x3. 我要看simulink的連接圖，我才能給你建議
   老實說我是因為看transient，才慢慢調回來的，花了好幾天吧~

luyan923

原帖由 diabol 於 2008-8-30 01:18 AM 發表
4 K& c7 u; _3 [做專題就簡單了   
8 t! o& ~4 r7 [" r4 X  feedback 係數我也搞很久
  因為simulink裡的model是single ended的，但是我跑hspice
4 B  r8 D# y. H; s& O, R$ E  是用fully differential model，係數還要做修正
, m% d) S/ W8 N# Q  不然就會"爆掉"  
% d9 M/ y' S0 W6 R  R6 \
2 _9 @" G; v  j; Q- J# j. J2 i1. 你用hspice寫跑模擬  都是 ...

5 D0 A; [- H# `" C* ?$ [是这样的啊，我说为什么我将hspice中双端输入电路中的反馈系数，放在simulink中看到的频谱老不对啊，学习了啊

luyan923

原帖由 diabol 於 2008-8-30 01:18 AM 發表
# v( _/ q. A( P做專題就簡單了   
, a8 ]) ^/ e) F6 S  N% ~+ X  feedback 係數我也搞很久
  因為simulink裡的model是single ended的，但是我跑hspice
  是用fully differential model，係數還要做修正
  不然就會"爆掉"  

1. 你用hspice寫跑模擬  都是 ...

因為simulink裡的model是single ended的，但是我跑hspice
0 m) W0 F' ]/ I" T9 P$ }6 _5 I  是用fully differential model，係數還要做修正
8 s) d0 E  W* p- o+ Q  不然就會"爆掉能不能将输入的幅度减少一半了？

jjam

不好意思我想問一下 我也是做Fully differential的形式
) r4 e% r2 ]8 D5 o7 k, P在simulink跑的是單端 可是我是直接把係數帶進電容比用Hspice跑
看大大們的討論 請問需要怎嚜調整?  謝謝~!!

milvus

回覆1.
# x0 ^' T' T$ k目前hspice跑電路模擬，均為實體電路...
: J1 }! a/ G" d  v/ _7 s+ X$ o: xOP的swing約在 -1.3 ~ 1.3，增益約 50dB
比較器的切換位準約 vdd/2 = 1.65 volt 與 DAC之間有Latch電路
DAC的部分，給定輸入訊號(pulsewave 0 - 3.3)，輸出為Vref+、Vref- 目前給定電壓2.5與0.8  (附件1)
( \2 }3 ^8 l  K目前認為每一個元件皆以模擬ok ...

" z% i' p. Y, g回覆2.
DAC的 swing 約為1.7 volt這邊有幾個問題是，當我接上DAC迴路時，OPAMP原本應該為saturation的mos，卻跑到了linear或 cutoff區
  R6 p1 \7 z2 z4 t) }1 b: k4 K另外，為了使積分器輸出不會飽和，DAC端提供了一個較低的電壓(Vref-)使得流經電容的電流減少，這是ok的嗎？

回覆3.
5 V$ p4 i& `+ B$ f4 L# `1 N% [simulink圖，如附件2
2 F+ x. G2 R1 R' x& G6 P' D! S$ O% l3 c如何從暫態調整電路，以及Single End的Simulink模擬轉至diffpair時，係數該如何調整
希望前輩能夠傳授心得
. |& y% B2 B+ }& z

7 k& ?3 n; }1 \/ N- z1 _7 v--
原來上傳附件是有限制的?
0 x8 g6 A* k  ~& e我一直以為最近怎麼都不能貼文章 >"<

, C" p! ?7 j9 h- r[ 本帖最後由 milvus 於 2008-9-5 05:29 PM 編輯 ]

luyan923

期待这个话题的再续啊，不知道有没有知道，一般全差分电路中的系数，怎样与在simulink中的对应，simulink中是单端的输入输出啊，非常期待你的回复了

deltachen

謝謝大大的分享~知識因分享而壯大！