設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 關於FPGA Rount SSTL I/O and DDR問題
返回列表 發新帖
查看: 7822|回復: 1
打印 上一主題 下一主題

[問題求助] 關於FPGA Rount SSTL I/O and DDR問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-11-26 00:53:22 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位先進前輩8 U2 S8 V  N3 E. ?& _$ x* Y& r3 J6 D
小的最近要將設計好的DDR Controller( P( e& ^- h, I( m' T' U( S
放於Xilinx V5 FPGA內做P&R+ U% u2 }; p/ j' G7 B6 X
選用SSTL2 I/O,但是合成完後
; W$ [+ |! N4 v9 G8 h1 `0 `1 F. T# W電路都不會動; n- y1 q6 ~! |1 p  N
不知道FPGA對DDR的連接上
4 j5 |5 z; }( A8 @" q9 ~5 O( R小弟有什麼沒注意到的4 d  k- ~( ?1 v9 Z" \3 @
造成電路不動作2 k& C4 V1 O9 ?6 \6 [% o0 M6 C  S
另外,不知大大們知不知道DDR的動作原理# [$ C; E5 U* h& H
可否解說一下
9 n9 W* p. h  i9 E感激不盡~~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2008-12-15 16:30:19 | 只看該作者
不容易回帖討論的問題, 留msn討論?
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-25 04:19 AM , Processed in 0.147008 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表