如何計算Dual-path PLL loop bandwidth?

neterlin

Hi,
. A  _9 T( m. u/ m4 @, D' N2 c   有人做過Dual path架構的PLL嗎?loop BW該如何用手算?

hawka

我直覺的想法就是把兩者的tansform function相加
[Kch1*((R1)//(1/SC1))*Kosc1+Kch2*(1/SC2)*Kosc2]*(1/S)
求得BA(s)
再來推導其BW
由上式會產生一在原點及1/R1C1之兩個pole, 另會產生一個zero
為求穩定zero須在pole之間

以上為個人一點淺見
3 W8 p/ V. \1 M% |% W- n如有錯誤, 還請指教

afor

可能還是要看spec的需求,若可以的話
應該在某些條件下,可以簡化成只有一個迴路
0 f5 k( `; _9 u8 J那就可以簡化成傳統的PLL

mmtx

如果我沒想錯,這應該也可叫做two-point modulation.
$ C+ G1 Q9 `: |, a可以說是low-pass(kch1)和high-pass(kch2)兩個loop.
LP是locking frequency,HP是introduce mdoulation,
所以基本上LP path的BW要和HP path的BW一樣,3dB cutoff freq.
: u! s. q9 k! p( h  i要設計成一樣,這樣就能保證flat frequency response in whole loop.

7 }; s  g( X3 R至於loop BW的計算就是trade-off between phase noise requirement
and modulation quality depending on the application.