如何計算Dual-path PLL loop bandwidth?

neterlin

Hi,
# ?+ t9 N6 m: J; q   有人做過Dual path架構的PLL嗎?loop BW該如何用手算?

hawka

我直覺的想法就是把兩者的tansform function相加
; ]. G1 H' l" ^1 D* b7 A( Y  [[Kch1*((R1)//(1/SC1))*Kosc1+Kch2*(1/SC2)*Kosc2]*(1/S)
求得BA(s)
再來推導其BW
由上式會產生一在原點及1/R1C1之兩個pole, 另會產生一個zero
為求穩定zero須在pole之間
  T" f6 k( S/ \- N) T
以上為個人一點淺見
: {+ j6 F& p) W如有錯誤, 還請指教

afor

可能還是要看spec的需求,若可以的話
+ G1 J* Y( u" Z6 A' n應該在某些條件下,可以簡化成只有一個迴路
! d8 \9 Y6 \: \- v4 ~1 f那就可以簡化成傳統的PLL

mmtx

如果我沒想錯,這應該也可叫做two-point modulation.
可以說是low-pass(kch1)和high-pass(kch2)兩個loop.
LP是locking frequency,HP是introduce mdoulation,
5 P7 w9 ?3 s( ?5 b" M/ ?所以基本上LP path的BW要和HP path的BW一樣,3dB cutoff freq.
. [/ d+ k; O5 y8 X7 N! Y: D6 N要設計成一樣,這樣就能保證flat frequency response in whole loop.

5 v$ J& j1 V8 e% K6 {" n至於loop BW的計算就是trade-off between phase noise requirement
and modulation quality depending on the application.