|
我回答一下有關於LVS check5 i E( T2 N7 G+ z5 s6 r
LVS check是檢查電路與layout兩者的差異! _$ n5 T5 j$ l, O
如一: 電路中有一NMOS,W=5.05um,L=0.88um,而你在layout上故意畫個畫了一個NMOS,W=5.04um,L=0.88um,讓W少了0.01um,所以你在作LVS check時,就會出現電路和layout的size不符的錯誤訊息
; M- B, [# K0 _3 t! y% ?如二:原本電路上有一條線是要接到vdd,但你在layout上卻把它接到gnd,故而在作LVS check時也會出現電路和layout不符的錯誤訊息( }9 d* v9 m% b* K
因為layout是要畫出電路上的元件與各個接點接法,一旦layout並沒有完全畫出電路該有的接法與元件大小,那在作LVS check時就會出現錯誤訊息
e7 @ r/ u( D9 m( n M Y0 Z9 k( {1 ?* X& E k! w
所以,在畫layout時,一般的作法都是先畫一個小電路,然後作LVS check,確保小電路的LVS沒問題,然後再繼續畫其他的小電路
) k. X& H- G& i, p6 G$ [如此一來,在作整個大電路的LVS check時,比較不會出現找不到LVS錯誤的地方在那
, ~1 Q$ v' @; ?7 t5 g當然.這是經驗談
1 |$ U. Y2 H; t* r# z9 O$ H試想一下,你要在50個元件的layout中找出一個LVS error,和如果你要在100個元件中的layout中要找出一個LVS error,那一個比較容易些. N/ a" u% ]) ~& _" G
所以,一個很大的電路layout,通常LVS check會切割成好幾個小電路的LVS check,等到每個小電路的LVS都過了之後,再作完整電路的LVS check |
評分
-
查看全部評分
|