Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 19758|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]
: E& Z: I8 y* n, E1 ]* c. Z8 g看一下有沒有用^^ / Q/ ]9 A) r1 U. ^3 u
我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..
% L& n8 e) U$ k9 I+ u1 I' D
1 q/ n1 _6 Y( i! m% k  n所以建立過behavior model: E4 d$ x+ E" |, F% ^; q$ f
+ G9 H6 X6 t; x; K, V: @7 @
希望對你有幫助....: R8 d# K* S6 K2 J

3 w/ k5 I- g- y若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用
, L$ K( s) F* K! g( A% qhttp://www.mathworks.com/matlabcentral/fileexchange/) v& @9 c7 D/ Y0 n7 S
搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!. y( T& ?+ S$ [2 m  L+ A' k

1 h/ g/ t# y' L0 N  q# R先抓來看看喔~% `9 A6 J9 D) C8 f
$ r* l, ^! {+ I
感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」" v. a) e( d/ Q
裡面都有對simulink model 有所著墨。
+ C* {% K4 I2 l8 I- ~( x另外,我發現不只有simulink可以做behavior的模擬$ w' z. W* t! O: o  [
在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的
/ D' @6 _# r4 C% Abehavior model喔!
% C6 B, y. {+ y- l$ u% c0 ~8 o9 y; i; _' _1 }
你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错
  H' j6 E7 O- ~5 W2 U( g4 h( N不知道对你有没有用?
; J' ]' A4 Z& o' u! ~3 hAnalog / Mixed Signal Examples( v' ]( d) a: y. y) Y# N  q& y

  e0 l8 n9 J# UBehavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples
/ m, O* ?' @% d  L( a( q
& r* d4 K  Q8 B/ Q4 q  X8 f6 C  xBehavioral Models of ADCs: \, H9 R( v, {
\ams\sampling\; sampling_101;
; j$ d: K. m: z% S( V     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    
2 {. Y1 L* k" B     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    
. L& g8 x! B: r4 w     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    
# M8 ?  l( k6 E! J  
0 @" e, m. C' @1 sBehavioral RF
$ e1 f9 P* Q0 q4 j     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;3 D% c4 O" ~' B7 a. q
     
- c* N% N: X0 n: j2 B1 O  \2 qPLLs
: a/ r( S  C1 G: N" X7 a     VCO with phase noise                                                              $ cd ; k7 ]* i7 T" h. ]- r
     Pll  with freq domain instruments                                                 $ cd \ams\pll; 8 h7 ^$ w. u! O( o. g8 [
     Pll  fractional with analog compensation                                          $ cd \ams\pll;
$ B; j8 \" i6 k& l% b: o& K. Y5 J     Pll  fractional with digital compensation                                         $ cd \ams\pll; : `- h! R- S  R9 [8 q
     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll; . w, u% o! I5 X
     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       + M1 G* ?. [, L/ \
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM   m0 S( t9 ]" r; r5 @( }

) D. R; C* E& K0 M8 W4 ~9 P4 y+ w: s' ]# d
    謝謝分享2 p# X( T! x0 p. F8 F
design 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享& N7 z3 D. F/ s3 x0 V
design 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE2 V/ Q# I6 a; o  J# k
才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM ' G2 l# h+ f5 U9 Q8 C: v/ B6 p9 I0 v

: N; d7 d# N7 ]1 l+ ]; u, U& p2 ]; M$ ~  a+ {7 c7 E
    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-19 06:22 AM , Processed in 0.190011 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表