Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 19072|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local], E: f! ~% |0 V* Y# N
看一下有沒有用^^
# {7 j: R' z" K; k* n0 ]我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..) B. `0 a2 V- ^: e( F; [- G

+ y0 Z' u' o0 X所以建立過behavior model7 P* j9 c9 d- p! E% q; I$ Y
, @8 I7 X( f6 f0 N
希望對你有幫助....; Z" f: c. F5 I! o$ n

9 I7 `  n" ]! N* f- n, h5 X若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用0 h+ t8 \( r, P9 k+ H5 M
http://www.mathworks.com/matlabcentral/fileexchange/' O' i1 }% `4 k! p3 t1 ]
搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!
. a: F5 z7 D# n0 y& f) [( n8 A+ l  ~7 V3 a
先抓來看看喔~9 x' j8 H) G: p1 h, a

; e$ G$ E9 ?: U$ ?/ s! [& y感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」
) k" m6 e2 d: s裡面都有對simulink model 有所著墨。2 g( g: z; l, ~2 S
另外,我發現不只有simulink可以做behavior的模擬
9 E; z+ D- x: j( I" v在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的6 p1 Y  B" U/ _1 l7 q& ]) W
behavior model喔!
8 ?! K7 Q0 T5 {% l4 S5 V2 T
! y* s8 ?( v6 g) b9 t你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错
; k, p, |* z# o4 s不知道对你有没有用?
% |: u9 Y- h- k3 C  l, v3 gAnalog / Mixed Signal Examples, Z8 w/ Z( X- K% x7 u

7 E5 c2 i4 n2 h3 R  w' w% c( E' o" ?Behavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples
" m, D- ]; u7 h9 l& J1 W! T. o8 @" @+ F
Behavioral Models of ADCs2 c# ^5 M! M& U4 T7 _
\ams\sampling\; sampling_101;
4 ?# U- Z5 M" H1 |( l* V     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    
% |0 N$ D6 w6 }( U     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    
6 \& e6 H2 K! \8 [6 y2 H     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    4 ~  ]8 G$ y& j; V- |
  : Q! w2 R$ M4 e, x- \( f( a6 j
Behavioral RF
# N# U2 a& V( r' b$ }* T     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
- i9 s; w% ~5 D2 l( d& P     
, ]  s. w: Q0 W% U* dPLLs
3 u6 h2 p/ {" O4 }     VCO with phase noise                                                              $ cd
6 {$ ~5 h5 w* i) O1 P     Pll  with freq domain instruments                                                 $ cd \ams\pll; 6 n8 Z- q  f; S2 G5 m
     Pll  fractional with analog compensation                                          $ cd \ams\pll;
) q( g" P8 [" h; F6 w4 o# d     Pll  fractional with digital compensation                                         $ cd \ams\pll;
# B. M/ ?9 p0 z! O1 e7 J     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll; 3 B/ `; j0 |' \7 s0 I8 e
     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;       4 z, ?+ f9 x% ]% B4 w# a- E9 _3 J3 j; V
     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM $ H" ?# g1 E9 D8 \# O" V

. B4 k- O' i( B# |! K1 |  O! I( S7 b9 y
    謝謝分享
6 }% |' A! g+ e  o( x  bdesign 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享3 J2 }/ x( Z8 c3 c
design 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE0 ^" J# X1 y- v5 v
才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
7 J% Q  Q6 c, B0 y, w; W( z3 e. u/ [% Q/ I
" M' {3 r2 G6 i3 K1 j. Y
    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 09:31 AM , Processed in 0.220013 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表