同樣的ESD設計，爲什麽差別這麼大

cltong

使用的是0.5u的硅柵工藝，輸入使用的是200/0.6的 PMOS與NMOS做的保護，輸入使用的200/0.6的PMOS,NMOS做buffer.
ESD測試結果差別很大，請教是什麽原因，下面圖是測試結果,PAD圖與輸入輸出buffer。
% v" Z1 ]+ h% m2 |! p( C4 j
4 e& D0 V. M: \" I) `- c8 t0 yEsd test summary:
; K+ v- }" J" A9 L$ q$ K3 h. M( o
ESD TEST

5 X* P% g: H* ?1 K% \$ [" b
PAD
' n) e) D5 d  C0 e4 M& ~! v

cltong

回復 1# cltong

) A2 H6 h: r% c3 ?8 `9 X整體佈局

8 k* r6 R: k* v% K+ g% |pad    layout
vdd&pin 28-38,1  esd protection
6 h5 ^; @2 g" q# v, V2 y' }* L% g
pad 39 40 esd  protection
4 O. d% S* Z- w! U8 U6 h
8 W# Q( S. a$ n, E$ Lgnd &pad7-14 esd  protection
/ R" ?# u4 J; }3 P9 K4 E

cthsu1

ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？

cltong

回復 3# cthsu1
4 N" H9 q- K, S
- F$ k% B! C2 [$ y  B5 e# N
, a* e8 \, k7 R1 E. _+ D% v) U    ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？

3 \2 P3 ^# x( P) J* y4 b; P
輸入端基本上都 pass，而輸出端差別就大了，有兩個輸出端口1000v都沒有過，（IO TO GND +)， 線路中沒有做VDD-TO-GND的ESD 保護，只有有個NMOS放在GND旁邊。

jian1712

回復 4# cltong
可否把你esd保护架构做个图片发出来看看，不知道你使用的是什么工艺，在0.5u的工艺中，输入端的esd做起来比较容易pass，但是对于输出端，如果采用和输入端相同的保护结构，pass是幸运，不pass才是正常。因为输入端直接连接到gate端，通常Bvgs的耐压会高于Bvds 1~2v,我们用Bvds去保护Bvgs，所以能够很好的保护。但是对于输出端，esd发生时，同时看到两个drain端（一个是esd的，一个是输出mos的drain）,那么esd性能决定于最弱的那个drain

cltong

回復 5# jian1712
6 g" e- j  t# `, \1 E- d  O! h6 D) K

& d% y7 L2 M- `+ q   

jian1712

回復 6# cltong
( _1 M2 ~. i1 x+ ^/ I" n  h( e8 x我的意思是你的输出pad直接连到esd器件，别的还连了哪些器件

cltong

回復 7# jian1712
6 W- d8 i1 E6 M8 E+ ^6 }- m/ t7 o& ?7 J- B

    是的，输出BUF直接代替保护。这样有问题吗？

jian1712

按理来说，你直接把esd做输出buffer，esd应该很强悍啊，看来layout时可能有些地方没有注意吧

jian1712

用的哪家的工艺啊，csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的

cltong

csmc的工艺，无锡上华。输出BUF的size 与输入的保护尺寸是一样的。

jian1712

输出buffer的layout和输入结构的layout是一样的么，我看到你的10~14,27,39,40的esd都不咋地，这些pin都是output吧，除了27是vdd

cltong

回復 12# jian1712

0 c2 O2 H( r% T( d, a
4 R  X# h# S8 \7 h* V( Z7 @# ^, d    是的，27-38是输入，其他的都是输出，输出的ESD怎么做才会好些？难道除了BUF还要加保护。

9 J9 V, o) K$ t7 j$ j& Z
  输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出，而输入的栅是固定的。

jian1712

输出esd防护的防护的esd方案有很多，但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧，通过emmi或者lc定位失效的位置，然后再找出合理的解决方案。不过在打开前，可以根据layout和esd测试结果猜一猜，然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息

cltong

回復 14# jian1712


   

  PAD layout & display file& technology file

spsun

請問PCB design上 ESD保護原理

cltong

回復 16# spsun

9 O+ i6 @* M8 d. l
    PCB上没有特殊处理

klim

對於input port,
若PAD沒串電阻, 就直接到gate,
這是相當容易造成gate端燒燬,
; G$ I8 r  a9 I, \7 n: M給您做參考.

glacialwang

不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎

ONLYFLYSKY

最近LAYOUT在畫ESD，電阻是一定要加的，輸出是否每個都要加，請考慮好，
而輸入是一定要加電阻的，且加到二極體後面，
, V6 Q- t! J! N% ]9 @( J  i如訊號一開始進來先看到電阻，是會先死在電阻的，