設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 10185|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好) S/ g3 p7 C; Z3 P# U6 n6 J
* [9 l8 f& l% f: ^' Z* T4 M
我設計完一顆opa(cascode_opa)
/ Q6 ]4 S! R$ x' `. m( Qpre_sim時，輸入端上方的主電流是40uA
2 _3 H& z7 d; \( S差動端電流各20uA8 S5 l0 X1 K3 b9 E
+ ]$ b9 X8 d, K
但是pro_sim後的主電流卻變只剩10uA3 w* g, G( e" @" z! k- K
差動端只有2.5uA6 t7 a8 R# b0 i: U3 M6 i  }
! h- r3 O. N+ [, E; M4 z% B  s
請問這是layout上的問題嗎?
6 u. Q& V. z5 B/ [$ v% G) `! i: ppo一張部份圖請教各位!
2 \9 f( Q0 i9 Z! |
$ f1 [# S: M# `; `下面是差動開關3 j5 E- g* L2 {6 b
上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
回復 支持 反對

使用道具 舉報

3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size: }2 c2 l$ o+ }* f& X

' h" Y' L5 Z8 m) J有的話可以貼起來，小弟實力還不夠，
/ s( X% o' {7 x) o- s/ |) ]5 g& F& F; ]5 U" j, i- H) Q
需要電路圖跟他的size才可以做一些比對，謝謝。
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...& c. t- R0 Y& L
ONLYFLYSKY 發表於 2011-5-6 06:37 PM

; S' Z& p- ]+ A- O3 P: \1 k: K
$ j1 e. q5 k3 q5 c- F, @8 Y& q/ w" Q# W5 f% ?

8 c' v% @& N: M6 t; [3 q: s
) ]! i' C( L9 g, `4 A4 N+ u) x5 ~; t: [- ~8 ?  T0 u8 K" ^' N
您好1 {( n! i8 \) [$ J- I! J* j

1 o2 a& `2 u7 ^* b9 }$ o, ?一開始沒有注意到我用到poly連( B$ v# g. Z* X; L+ s

% U2 R$ t5 A. ^, Z5 ]7 [, X但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!9 F7 }" f" S3 q+ L4 e* G$ M5 @
結果是一樣的~8 A3 z; Q2 H2 r! Y4 v
! I4 I! i' g! a4 P
可以給個建議嗎?(應該不至於會差到這麼大): e; |! B% u. J
9 Y; X$ D% l: N1 \( o
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
回復 支持 反對

使用道具 舉報

5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大
- i/ J7 q  }: G( W0 f+ L- O% ]( h不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH- O6 R+ t! P  x, }( D5 l
但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處2 a0 l" g4 B+ j! J, J

9 Q% B) h& T& t" Q( V以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering, \) i5 j. H; |/ C. T
) }; z9 D! Q4 p' P  Z: q
RD給我的觀念1 V6 O8 m) L0 S  a1 l* m
6 |- m/ h# [# Q* R+ o1 j! P
->GATE不吃電
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering
8 K0 F6 _% g: z. V7 G2 k  K9 n
9 S2 U" u  g! zRD給我的觀念
7 F0 t' I) u% c/ S$ x) j3 x8 Z7 g+ E$ q8 z$ c9 N0 p) E" B0 Q% i
->GATE不吃電
, f2 M. p6 V) C* _h2off0202 發表於 2011-5-9 05:18 PM

: O* B2 G+ f  M$ l& _& {, l% h0 [& B* u! J6 w0 ^" [9 t5 z

9 R2 Y& p" k+ h" f8 a9 v# ]5 [您好1 G) k* N6 G$ W' p
7 \* J% g8 ?" n2 E' b
所謂的不吃電是指不吃電流是吧?
2 K7 `% x$ ]" B' B0 w: }這個我清楚- c; l: B$ ~" x
) v) ?' n: r% `5 ?- V
所以說再prosim時vdd就要加大來試嚕?
+ D' f: ?2 J4 L4 V  P  j我試看看!) }) Q6 `& M: c! ?; S

$ r7 A$ |) s, B3 L9 o: b* S目前正改架構
/ P$ S9 C5 R4 Q% v( _" G& C, `3 t: E7 f5 E& e5 ]
謝謝您
; e" S- L  B: U1 D0 }  F1 t若有更新的想法也麻煩您
回復 支持 反對

使用道具 舉報

8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
回復 支持 反對

使用道具 舉報

9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201
5 N) n% z7 Q. F9 E9 H
$ o# w$ S* N7 k, E( W& X2 t, N& ]4 f+ e" ?! `& P
  V! ]9 s# A; J4 Z: U

1 @2 @. x8 M  x' k' q  x0 H, {( }2 J    可是我現在的問題是layout後的電流變好小!
回復 支持 反對

使用道具 舉報

10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
回復 支持 反對

使用道具 舉報

11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820 $ T) c& W5 k2 t9 W$ H3 r6 M

1 P% y' X: L* S. b. h) G6 g6 w' n: P8 t7 P6 B; t
    嗯，說真的，, j5 _% a- I$ ]  O4 x- h$ Y
該要圍的地方沒圍，\
; @' [) w% m. A: _2 r+ |7 [重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，
; g. L# j0 q0 y3 W7 s. I, Y: X電源供應量是否足夠，, A: i! J8 E! N# `

2 o4 ^" t# A. j! K* e, e拿到的參考資料是多久之前的資料，% d5 j! D  ]# ^  d
參考資料是否符合目前您所用的製程，7 s+ E$ N1 n8 B1 ]1 I

7 r9 P  V: g  q# g; t2 M% a對於目前使用的製程，所選用的材質參數是否有考慮進來。
; C! E& F1 _9 q6 {& F& t) Q. y8 q
2 B, J! l6 M& ?+ D+ C請再付上您的電路圖。. E  q0 h7 B2 z5 j4 f# S! g: C

8 C# i1 k  [" w) ~3 o以上觀點，參考看看。
回復 支持 反對

使用道具 舉報

12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202
& {4 m+ C  A$ x  y/ i" @- o3 e5 {$ y! P7 h9 c

) a3 ?& i6 q' r  D# D3 r9 n    您的講法有誤點，
, p( b9 @, T* O( c: ^3 o3 y
. s# w) ^) u, jPOLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。
) _/ H! l) D( X' A# p5 ?2 a2 y5 M& }) N# n. e
POLY電阻是會吃電的。3 L3 {3 d* t$ x% A

. V- h. B# d! j! F不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。, m+ H# X  p( [$ @- ~

5 Z# j+ w! Z$ G' @' _& e1 q吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
回復 支持 反對

使用道具 舉報

13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
回復 支持 反對

使用道具 舉報

930709
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
回復 支持 反對

使用道具 舉報

930709
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
回復 支持 反對

使用道具 舉報

16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半- G' F; o) V1 l9 Q3 |" Z+ [
8 e% {5 m, t/ R/ ^# P
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半
. d1 i' w* s# I# F3 ~( A( I* T  w  d" S5 e
試試看~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-16 09:40 PM , Processed in 0.171010 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表